SKY130A · 실제 공개 엔진 검사

마스크와 파형으로 확인하는 설계.

8개 CMOS 기본 셀과 6개 전원·클록·아날로그 코어. 모두 실제 DRC/LVS/PEX를 실행했으며, 기생 후 동작 기준은 13개 통과했습니다. PLL은 잠금 FAIL을 그대로 제공합니다.

14개 물리 참조70개 native jobfoundry signoff 별도

로직 셀 제작 · DRC / LVS / PEX / 기생 후 해석 →06:17 · 1080p · 한국어 음성·자막 LDO · DC-DC · VCO · PLL · OTA · 비교기 물리 설계 →06:51 · 1080p · 한국어 음성·자막 모든 설계·원본 결과 ↓GDS / OASIS / 프로젝트 / SPICE / 보고서

새로 가져온 설계는 미실행 상태입니다. 자신의 엔진에서 다시 검증하세요. 공개 deck 참조 배치이며 HD 셀 행·Liberty/STA·matching/full-chip 밀도·안테나·패드/ESD·잡음·통계·EM/IR·최종 파운드리 인계는 별도입니다. 제조 인계 체크리스트 →

LDO · 1.8V → 1.2V PMOS 레귤레이터

기생 후 PASS

VREF · BIAS · OUT · VPWR · VGND

DRC PASSLVS PASSPEX 12,955 R / 2,030 CTT · 27°C · 1.8V · RC typical

LDO · 1.8V → 1.2V PMOS 레귤레이터 실제 기생 전후 ngspice 파형

실제 파형 기준	관측값	결과
light_load every sample within 50mV of 1.2V	1.20345 → 1.20345	PASS
heavy_load every sample within 50mV of 1.2V	1.20132 → 1.20132	PASS
recovery every sample within 50mV of 1.2V	1.20295 → 1.20365	PASS
load-step undershoot below 150mV	0.0918046	PASS

편집 프로젝트 ↓회로별 제작·검증 절차 →원본 보고서·파형 →실습 영상 →

DC-DC · 2:1 스위치드 커패시터 코어

기생 후 PASS

PHI1 · PHI1B · PHI2 · PHI2B · OUT · VPWR · VGND · FLYTOP · FLYBOTTOM

DRC PASSLVS PASSPEX 4,234 R / 1,143 CTT · 27°C · 1.8V · RC typical

DC-DC · 2:1 스위치드 커패시터 코어 실제 기생 전후 ngspice 파형

실제 파형 기준	관측값	결과
output near Vin/2	0.878277	PASS
non-overlap clock high windows do not intersect	0.00000	PASS
power-stage efficiency within physical bounds	0.922197	PASS

편집 프로젝트 ↓회로별 제작·검증 절차 →원본 보고서·파형 →실습 영상 →

VCO · 전류 제한 3단 링 발진기

기생 후 PASS

CTRL · OUT · VPWR · VGND

DRC PASSLVS PASSPEX 3,309 R / 1,241 CTT · 27°C · 1.8V · RC typical

VCO · 전류 제한 3단 링 발진기 실제 기생 전후 ngspice 파형

실제 파형 기준	관측값	결과
oscillation crosses both logic rails	0.00107463 → 1.78799	PASS
at least 3 complete output periods measured	31.0000	PASS

편집 프로젝트 ↓회로별 제작·검증 절차 →원본 보고서·파형 →실습 영상 →

PLL · XOR 위상 검출 1:1 루프

기생 후 FAIL

REF · CTRL · OUT · VPWR · VGND

DRC PASSLVS PASSPEX 29,477 R / 1,748 CTT · 27°C · 1.8V · RC typical

PLL · XOR 위상 검출 1:1 루프 실제 기생 전후 ngspice 파형

실제 파형 기준	관측값	결과
oscillation crosses both logic rails	0.00101558 → 1.77337	PASS
at least 3 complete output periods measured	138.000	PASS
frequency error under 1%	0.233362	FAIL
phase error remains bounded within 15 degrees	170.375	FAIL

편집 프로젝트 ↓회로별 제작·검증 절차 →원본 보고서·파형 →실습 영상 →

OTA · 5-MOS 전류 미러 부하 증폭기

기생 후 PASS

INP · INN · BIAS · OUT · VPWR · VGND

DRC PASSLVS PASSPEX 1,884 R / 617 CTT · 27°C · 1.8V · RC typical

OTA · 5-MOS 전류 미러 부하 증폭기 실제 기생 전후 ngspice 파형

실제 파형 기준	관측값	결과
OTA low-frequency gain exceeds 10 V/V	115.046	PASS

편집 프로젝트 ↓회로별 제작·검증 절차 →원본 보고서·파형 →실습 영상 →

비교기 · 차동 입력 + CMOS 출력

기생 후 PASS

INP · INN · BIAS · OUT · VPWR · VGND

DRC PASSLVS PASSPEX 2,294 R / 763 CTT · 27°C · 1.8V · RC typical

비교기 · 차동 입력 + CMOS 출력 실제 기생 전후 ngspice 파형

실제 파형 기준	관측값	결과
negative input logic level	0.00000177384 → 0.00000177384	PASS
positive input logic level	1.80000 → 1.80000	PASS
negative recovery logic level	0.00000177384 → 0.00000177384	PASS

편집 프로젝트 ↓회로별 제작·검증 절차 →원본 보고서·파형 →실습 영상 →

INV · 직접 만든 CMOS 기본 셀

기생 후 PASS

A · Y · VPWR · VGND

DRC PASSLVS PASSPEX 144 R / 6 CTT · 27°C · 1.8V · RC typical

INV · 직접 만든 CMOS 기본 셀 실제 기생 전후 ngspice 파형

실제 파형 기준	관측값	결과
input [0] → 1	1.80000 → 1.80000	PASS
input [1] → 0	-0.00000317179 → 0.00000320040	PASS

편집 프로젝트 ↓회로별 제작·검증 절차 →원본 보고서·파형 →실습 영상 →

NAND2 · 직접 만든 CMOS 기본 셀

기생 후 PASS

A0 · A1 · Y · VPWR · VGND

DRC PASSLVS PASSPEX 289 R / 15 CTT · 27°C · 1.8V · RC typical

NAND2 · 직접 만든 CMOS 기본 셀 실제 기생 전후 ngspice 파형

실제 파형 기준	관측값	결과
input [0, 0] → 1	1.80000 → 1.80000	PASS
input [1, 0] → 1	1.79997 → 1.79998	PASS
input [0, 1] → 1	1.80000 → 1.80000	PASS
input [1, 1] → 0	-0.00000123438 → 0.00000127229	PASS

편집 프로젝트 ↓회로별 제작·검증 절차 →원본 보고서·파형 →실습 영상 →

NOR2 · 직접 만든 CMOS 기본 셀

기생 후 PASS

A · B · Y · VPWR · VGND

DRC PASSLVS PASSPEX 289 R / 15 CTT · 27°C · 1.8V · RC typical

NOR2 · 직접 만든 CMOS 기본 셀 실제 기생 전후 ngspice 파형

실제 파형 기준	관측값	결과
input [0, 0] → 1	1.80000 → 1.80000	PASS
input [1, 0] → 0	0.00000517504 → 0.0000108948	PASS
input [0, 1] → 0	-2.67210e-8 → 3.35532e-8	PASS
input [1, 1] → 0	-5.37854e-8 → 7.57294e-8	PASS

편집 프로젝트 ↓회로별 제작·검증 절차 →원본 보고서·파형 →실습 영상 →

AND2 · 직접 만든 CMOS 기본 셀

기생 후 PASS

A · B · Y · VPWR · VGND

DRC PASSLVS PASSPEX 435 R / 47 CTT · 27°C · 1.8V · RC typical

AND2 · 직접 만든 CMOS 기본 셀 실제 기생 전후 ngspice 파형

실제 파형 기준	관측값	결과
input [0, 0] → 0	3.41579e-9 → 3.41582e-9	PASS
input [1, 0] → 0	1.34007e-7 → 2.18778e-7	PASS
input [0, 1] → 0	-7.14361e-8 → 7.88177e-8	PASS
input [1, 1] → 1	1.80000 → 1.80000	PASS

편집 프로젝트 ↓회로별 제작·검증 절차 →원본 보고서·파형 →실습 영상 →

OR2 · 직접 만든 CMOS 기본 셀

기생 후 PASS

A · B · Y · VPWR · VGND

DRC PASSLVS PASSPEX 435 R / 21 CTT · 27°C · 1.8V · RC typical

OR2 · 직접 만든 CMOS 기본 셀 실제 기생 전후 ngspice 파형

실제 파형 기준	관측값	결과
input [0, 0] → 0	3.41581e-9 → 3.41581e-9	PASS
input [1, 0] → 1	1.79999 → 1.80000	PASS
input [0, 1] → 1	1.80000 → 1.80000	PASS
input [1, 1] → 1	1.80000 → 1.80000	PASS

편집 프로젝트 ↓회로별 제작·검증 절차 →원본 보고서·파형 →실습 영상 →

XOR2 · 직접 만든 CMOS 기본 셀

기생 후 PASS

A · B · Y · VPWR · VGND

DRC PASSLVS PASSPEX 1,165 R / 120 CTT · 27°C · 1.8V · RC typical

XOR2 · 직접 만든 CMOS 기본 셀 실제 기생 전후 ngspice 파형

실제 파형 기준	관측값	결과
input [0, 0] → 0	1.36624e-8 → 1.36625e-8	PASS
input [1, 0] → 1	1.80000 → 1.80000	PASS
input [0, 1] → 1	1.79998 → 1.79998	PASS
input [1, 1] → 0	4.50143e-7 → 8.89120e-7	PASS

편집 프로젝트 ↓회로별 제작·검증 절차 →원본 보고서·파형 →실습 영상 →

XNOR2 · 직접 만든 CMOS 기본 셀

기생 후 PASS

A · B · Y · VPWR · VGND

DRC PASSLVS PASSPEX 1,311 R / 140 CTT · 27°C · 1.8V · RC typical

XNOR2 · 직접 만든 CMOS 기본 셀 실제 기생 전후 ngspice 파형

실제 파형 기준	관측값	결과
input [0, 0] → 1	1.80000 → 1.80000	PASS
input [1, 0] → 0	-4.30881e-7 → 8.04014e-7	PASS
input [0, 1] → 0	7.49253e-7 → 0.00000119416	PASS
input [1, 1] → 1	1.80000 → 1.80000	PASS

편집 프로젝트 ↓회로별 제작·검증 절차 →원본 보고서·파형 →실습 영상 →

MUX2 · 직접 만든 CMOS 기본 셀

기생 후 PASS

A · B · S · Y · VPWR · VGND

DRC PASSLVS PASSPEX 437 R / 77 CTT · 27°C · 1.8V · RC typical

MUX2 · 직접 만든 CMOS 기본 셀 실제 기생 전후 ngspice 파형

실제 파형 기준	관측값	결과
input [0, 0, 0] → 0	5.67884e-9 → 5.67885e-9	PASS
input [1, 0, 0] → 1	1.80000 → 1.80000	PASS
input [0, 1, 0] → 0	-0.00000143696 → 0.00000144105	PASS
input [1, 1, 0] → 1	1.80000 → 1.80000	PASS
input [0, 0, 1] → 0	-2.35857e-7 → 2.42640e-7	PASS
input [1, 0, 1] → 0	-1.08690e-8 → 2.43549e-8	PASS
input [0, 1, 1] → 1	1.80000 → 1.80000	PASS
input [1, 1, 1] → 1	1.80000 → 1.80000	PASS

편집 프로젝트 ↓회로별 제작·검증 절차 →원본 보고서·파형 →실습 영상 →

실행 근거: 28ec63f0bc2b · 실제 job·source hash JSON · 영상 촬영 결과와 다운로드 묶음의 현재 재실행 결과는 각 run ID로 구분됩니다.