원하는 작업부터,
실제 결과까지.

설치 → 빈 회로 → 실제 전류 → 파형

1. 설치 · Docker 없이 첫 실행
2. v0.27 작업대 · 프로젝트 찾기와 다음 실행
3. 첫 회로 · 1.8V 전압 분배기 직접 그리기
4. 전류 방향·전압강하 · 수치와 벡터 읽기
5. 파형 Lab · 커서·지연·전력·CSV
6. 실행 이력 · 이전 결과와 오류 확인

직접 그리기 → 규격 배치 → DRC/LVS/PEX

1. DRC/LVS/PEX 도구 준비와 연결 복구
2. Layout 2D · 사각형·다각형·배선 직접 그리기
3. 배선 후보 · PDK 규칙으로 경로 미리보기
4. 칩 면적 제한 · 1mm² 안에 배치하기
5. 회로도 → 원하는 규격의 레이아웃
6. DRC → LVS → PEX · 실제 물리 검사
7. Pre/Post 비교 · 기생 배선 영향 확인
8. 제조 인계 준비 · 검증 파일과 남은 범위

기본 게이트 → 계층 → 가산기 → 4/16bit CPU

1. INV · 직접 만든 CMOS 기본 셀
2. NAND2 · 직접 만든 CMOS 기본 셀
3. MUX2 · 직접 만든 CMOS 기본 셀
4. 4:1 MUX · 20 MOS 전송 게이트 + 출력 버퍼
5. 계층 복사 · 상위/하위 블록 적용 전 영향 보기
6. 1비트 전가산기 · 9 NAND2
7. 4비트 ripple-carry 가산기
8. 4비트 참조 프로세서
9. 16비트 ripple-carry 가산기
10. 16비트 참조 프로세서

MOS 기초 → OTA/LDO/DC-DC/PLL → SoC AFE

1. PDK·모델·포트 · 해석 설정하기
2. MOS 공통 소스 · 명시적 게이트 바이어스
3. NMOS 전류 미러
4. NMOS 차동 쌍
5. OTA · 5-MOS 전류 미러 부하 증폭기
6. LDO · 1.8V → 1.2V PMOS 레귤레이터
7. DC-DC · 2:1 스위치드 커패시터 코어
8. VCO · 전류 제한 3단 링 발진기
9. PLL · XOR 위상 검출 1:1 루프
10. SoC · 2단 Miller 보상 OTA
11. SoC · 센서 AFE·클록 동기 판정
12. PVT 일괄 해석 · 최악 조건 읽기

시그마델타 19종 · SAR 8종 · 실측과 제한

1. OP·DC·AC·Transient · 해석을 고르기
2. ΣΔ · 입력 RC anti-alias 필터
3. ΣΔ · 합산 저항 · 피드백 적분기
4. ΣΔ · 1차 아날로그 시그마델타 모듈레이터
5. ΣΔ · CIC2 ×256 디지털 필터 전체
6. ΣΔ · 8비트 시그마델타 ADC · 전체 하위 블록
7. SAR · CMOS 전송 스위치
8. SAR · 128:64:32:16:8:4:2:1 + dummy CDAC
9. SAR · 샘플링 + CDAC + 비교기 코어
10. SAR · 합성 SAR 제어·code/valid 레지스터
11. SAR · 8비트 SAR · 전체 계층
12. 칩 면적 제한 · 1mm² 안에 배치하기

독립 뷰어 → 역추출 → step/hole/CMP

1. 독립 GDS 뷰어 · PDK와 저장 결과 보기
2. 도형 검색·거리·북마크·revision 비교
3. GDS/OASIS → 회로도 역추출
4. 비평탄 공정 3D · step·hole·coverage 검사
5. 증착·식각·CMP · 공정 순서 계산
6. EDA 파일 호환 · LEF/DEF·CDL·결과 가져오기