v0.27.0 안내 · 설계 블록 실습
비교기 · 차동 입력 + CMOS 출력
입력 부호에 따라 OUT이 확실한 CMOS rail에 도달하는지 봅니다. 중간 전압은 합격으로 처리하지 않습니다.
학습 체크는 이 브라우저에만 저장합니다. 엔진의 PASS·실행·제조 판정과 관계없습니다.
시작 전에
- 실제 로컬 ngspice·공개 SKY130 모델
- 물리 core 생성/검증 시 Magic·Netgen 등 실제 추가 도구
따라 하기
설계 도구 → 통합 설계 → 회로 · 연결 탐색에서 카탈로그를 읽고 칩 레퍼런스의 비교기 · 차동 입력 + CMOS 출력 (chip_comparator)를 선택합니다. 새 프로젝트를 생성하거나 아래 예제 ZIP을 가져옵니다.
회로도에서 root ports와 하위 셀을 엽니다. 아래 기본값·외부 testbench 조건과 실제 연결을 확인합니다.
차동 입력·출력 복원 단계와 VPWR/VGND를 확인합니다.
지원 해석을 선택하고 Simulate를 실행합니다. 결과의 축·단위·실제 run·revision을 읽습니다.
입력 부호에 따라 OUT이 확실한 CMOS rail에 도달하는지 봅니다. 중간 전압은 합격으로 처리하지 않습니다.
한 파라미터만 바꿔 새 해석과 비교합니다. 편집 프로젝트·조건·파형·로그를 같은 revision으로 저장합니다.
포트·기본값·필요한 블록
회로 ID: chip_comparator · 지원 해석: tran, op
| 포트 | 연결 기준 |
|---|---|
| INP | 원본 subckt/graph의 핀 순서·역할 확인 |
| INN | 원본 subckt/graph의 핀 순서·역할 확인 |
| BIAS | 원본 subckt/graph의 핀 순서·역할 확인 |
| OUT | 원본 subckt/graph의 핀 순서·역할 확인 |
| VPWR | 원본 subckt/graph의 핀 순서·역할 확인 |
| VGND | 원본 subckt/graph의 핀 순서·역할 확인 |
| 기본 파라미터 (단위는 이름에 포함) | 카탈로그 값 |
|---|---|
| input_width_um | 10 |
| differential_V | 0.1 |
| load_F | 5e-14 |
직접 의존 셀
- PREAMP
실제 회로의 모든 하위 셀
| 셀 이름 | 포트 | 직접 소자 수 | 내부 block 참조 |
|---|---|---|---|
| PREAMP | INP, INN, BIAS, OUT, VPWR, VGND | 5 |
실제 실행 기록 · source와 조건별로
이 표는 사용자의 엔진 상태를 대신하지 않습니다. default·변경 실험·예전 물리 세대를 함께 보존하며 fail/unknown을 pass로 바꾸지 않습니다. 새 실습의 최신 결과는 앱에서 확인하세요.
chip_comparator/default · source 9eb7adb9a008 · 실제 과거 실행
원본 기록 JSON · 프로젝트 a1bf418b268b408dad3e323838ac1afa
실행 파라미터
| 이름 | 값 |
|---|---|
| input_width_um | 10 |
| differential_V | 0.1 |
| load_F | 5e-14 |
| 단계 | 실행 상태 | 기준 판정 | run ID |
|---|---|---|---|
| pre | completed | pass | 345c4d49ffec4473ba004a897d7f2e1c |
pre · 원본 결과 설명
Actual ngspice tran: 4048 samples.; reference criteria 3/3
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
| 측정 이름·단위 원문 | 값 |
|---|---|
| analysis | tran |
| x_unit | s |
| x_label | time |
| corner | tt |
| temperature_C | 27 |
| supply_V | 1.8 |
| post_layout | false |
| samples | 4048 |
| solver | SPARSE 1.3 |
| OUT_min | -0.003302597287391112 |
| OUT_max | 1.8099465606266065 |
| supply_current_min | 0.0000046653193868720355 |
| supply_current_max | 0.00013867669755984052 |
| INP_min | 0.85 |
| INP_max | 0.9500000000000001 |
| INN_min | 0.9 |
| INN_max | 0.9 |
| PRE_min | 0.23017835128499775 |
| PRE_max | 1.7621681321745395 |
| current_flow_status | available |
| template_id | chip_comparator |
| layout_status | not-generated |
| metric_source | actual-ngspice-samples |
| reference_scope | schematic-only; external ideal testbench components; no physical signoff |
| settled_output_mean_V | 1.7892218151713462 |
| settled_output_ripple_V | 1.8102042627154833 |
| average_supply_current_A | 0.000019724046257405156 |
| average_supply_power_W | 0.000035503283263329285 |
| 원본 기준 | 판정 | 관측 |
|---|---|---|
| negative input logic level | pass | [3.4030566927779893e-10,3.4030567057884153e-10] |
| positive input logic level | pass | [1.79999923104508,1.7999992310450807] |
| negative recovery logic level | pass | [3.4030566927779893e-10,3.4030567057884153e-10] |
chip_comparator · source 28ec63f0bc2b · 실제 과거 실행
원본 기록 JSON · 프로젝트 f0342eca6c634e36bbafb4fce9772822
| 단계 | 실행 상태 | 기준 판정 | run ID |
|---|---|---|---|
| drc | completed | pass | 079f3d4952fc4f4fb05a6b15266cfc1d |
| lvs | completed | pass | 256135a82e0e46749d6c0d7c5f361bea |
| pex | completed | pass | ff97fbb9e5e94e7b869562c39c5a7a51 |
| pre | completed | pass | 77db560b853d4563b5d30840c39fc6de |
| post | completed | pass | d2049e5fa7844f1ba9594a62a8a3e6df |
drc · 원본 결과 설명
Magic drc(full): 0 native violation rectangles. Selected deck; no signoff.
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
lvs · 원본 결과 설명
Actual Netgen comparison: circuits match uniquely.
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
pex · 원본 결과 설명
Actual Magic RC extraction: 2294 resistors, 763 capacitors. Zero counts reflect native thresholds, not inserted elements.
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
pre · 원본 결과 설명
Actual ngspice tran: 4048 samples.; reference criteria 3/3
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
| 측정 이름·단위 원문 | 값 |
|---|---|
| analysis | tran |
| x_unit | s |
| x_label | time |
| corner | tt |
| temperature_C | 27 |
| supply_V | 1.8 |
| post_layout | false |
| samples | 4048 |
| solver | SPARSE 1.3 |
| OUT_min | -0.003302597287391112 |
| OUT_max | 1.8099465606266065 |
| supply_current_min | 0.0000046653193868720355 |
| supply_current_max | 0.00013867669755984052 |
| INP_min | 0.85 |
| INP_max | 0.9500000000000001 |
| INN_min | 0.9 |
| INN_max | 0.9 |
| PRE_min | 0.23017835128499775 |
| PRE_max | 1.7621681321745395 |
| current_flow_status | available |
| template_id | chip_comparator |
| layout_status | generated-public-core |
| metric_source | actual-ngspice-samples |
| reference_scope | public PCell physical core with explicit external testbench; independent DRC/LVS/PEX; no foundry signoff |
| settled_output_mean_V | 1.7892218151713735 |
| settled_output_ripple_V | 1.8102042627154833 |
| average_supply_current_A | 0.000019724046257405065 |
| average_supply_power_W | 0.000035503283263329116 |
| 원본 기준 | 판정 | 관측 |
|---|---|---|
| negative input logic level | pass | [3.4030566927779893e-10,3.4030567057884153e-10] |
| positive input logic level | pass | [1.79999923104508,1.7999992310450807] |
| negative recovery logic level | pass | [3.4030566927779893e-10,3.4030567057884153e-10] |
post · 원본 결과 설명
Actual ngspice tran: 4036 samples.; reference criteria 3/3
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
| 측정 이름·단위 원문 | 값 |
|---|---|
| analysis | tran |
| x_unit | s |
| x_label | time |
| corner | tt |
| temperature_C | 27 |
| supply_V | 1.8 |
| post_layout | true |
| samples | 4036 |
| solver | SPARSE 1.3 |
| OUT_min | -0.0003286176075953497 |
| OUT_max | 1.8070968838510564 |
| supply_current_min | 0.00000852388363388511 |
| supply_current_max | 0.00009613711366405204 |
| INP_min | 0.85 |
| INP_max | 0.9500000000000001 |
| INN_min | 0.9 |
| INN_max | 0.9 |
| PRE_min | 0.234912639764395 |
| PRE_max | 1.760819167305378 |
| current_flow_status | available_partial |
| template_id | chip_comparator |
| layout_status | generated-public-core |
| metric_source | actual-ngspice-samples |
| reference_scope | public PCell physical core with explicit external testbench; independent DRC/LVS/PEX; no foundry signoff |
| settled_output_mean_V | 1.7800239084562943 |
| settled_output_ripple_V | 1.8074255014586518 |
| average_supply_current_A | 0.000019445357379275425 |
| average_supply_power_W | 0.00003500164328269577 |
| 원본 기준 | 판정 | 관측 |
|---|---|---|
| negative input logic level | pass | [0.0000017738432681307231,0.0000017738432682642968] |
| positive input logic level | pass | [1.7999969870486308,1.7999969870486325] |
| negative recovery logic level | pass | [0.0000017738432681367947,0.0000017738432682582253] |
확인할 결과와 한계
- 공개 SKY130 참조 회로입니다. 기록된 조건·단계의 실행을 확인하고 새 프로젝트에서 다시 검증합니다. 제조 승인과 전체 PVT/timing closure는 별도입니다.
- 아래 기록은 과거 실행입니다. 가져온 새 프로젝트는 기존 PASS를 상속하지 않으며 직접 해석·검증해야 합니다.
막혔을 때
- 미지원 분석·도구 누락·floating 포트는 다음 실행과 실제 로그에서 확인합니다.
- 레이아웃 없음은 DRC/LVS/PEX PASS가 아닙니다. 지원되는 physical core를 별도로 생성하고 각각 실행합니다.
- 디지털 회로 변경 후 이전 RTL를 조용히 재사용하지 않습니다. 지원 재합성 절차와 실제 graph 일치를 확인합니다.
원문과 재현 자료
지원 범위·자세한 절차 · 검증 당시 template 카탈로그 · 전체 하위 셀·연결 원본 JSON · 해당 generation 실제 실행 기록 · v0.17 실제 물리 프로젝트 · 14종 물리 레퍼런스·파형