v0.27.0 안내 · 설계 블록 실습
4비트 참조 프로세서
reset·PC wrap·ROM 입력·ACC·flags를 실제 clock별로 비교합니다. 기본50ns와 RC400ns 16/16 통과 조건을 구분합니다.
학습 체크는 이 브라우저에만 저장합니다. 엔진의 PASS·실행·제조 판정과 관계없습니다.
시작 전에
- 실제 로컬 ngspice·공개 SKY130 모델
- 물리 core 생성/검증 시 Magic·Netgen 등 실제 추가 도구
따라 하기
가산기·CPU에서 이 회로를 선택해 새 프로젝트를 생성합니다. 아래 원본 ZIP이 있으면 열기 → 프로젝트 가져오기로 시작할 수 있습니다.
회로도에서 root ports와 하위 셀을 엽니다. 아래 기본값·외부 testbench 조건과 실제 연결을 확인합니다.
ACC/PC 4bit, Carry/Zero·16×6bit ROM·LOAD/ADD/AND/XOR를 엽니다.
지원 해석을 선택하고 Simulate를 실행합니다. 결과의 축·단위·실제 run·revision을 읽습니다.
reset·PC wrap·ROM 입력·ACC·flags를 실제 clock별로 비교합니다. 기본50ns와 RC400ns 16/16 통과 조건을 구분합니다.
한 파라미터만 바꿔 새 해석과 비교합니다. 편집 프로젝트·조건·파형·로그를 같은 revision으로 저장합니다.
포트·기본값·필요한 블록
회로 ID: cpu4 · 지원 해석: tran
| 포트 | 연결 기준 |
|---|---|
| CLK | 원본 subckt/graph의 핀 순서·역할 확인 |
| RESET | 원본 subckt/graph의 핀 순서·역할 확인 |
| ACC0 | 원본 subckt/graph의 핀 순서·역할 확인 |
| ACC1 | 원본 subckt/graph의 핀 순서·역할 확인 |
| ACC2 | 원본 subckt/graph의 핀 순서·역할 확인 |
| ACC3 | 원본 subckt/graph의 핀 순서·역할 확인 |
| PC0 | 원본 subckt/graph의 핀 순서·역할 확인 |
| PC1 | 원본 subckt/graph의 핀 순서·역할 확인 |
| PC2 | 원본 subckt/graph의 핀 순서·역할 확인 |
| PC3 | 원본 subckt/graph의 핀 순서·역할 확인 |
| CARRY | 원본 subckt/graph의 핀 순서·역할 확인 |
| ZERO | 원본 subckt/graph의 핀 순서·역할 확인 |
| VPWR | 원본 subckt/graph의 핀 순서·역할 확인 |
| VGND | 원본 subckt/graph의 핀 순서·역할 확인 |
회로 생성 화면과 아래 기록의 실제 파라미터를 확인합니다.
직접 의존 셀
- ROM16
- ADD4
- INV
- AND2
- XOR2
- MUX2
- DFF
- NAND2
- NAND3
- NAND4
실제 회로의 모든 하위 셀
| 셀 이름 | 포트 | 직접 소자 수 | 내부 block 참조 |
|---|---|---|---|
| INV | A, Y, VPWR, VGND | 2 | |
| NAND2 | A0, A1, Y, VPWR, VGND | 4 | |
| XOR2 | A, B, Y, VPWR, VGND | 4 | NAND2 |
| AND2 | A, B, Y, VPWR, VGND | 2 | NAND2, INV |
| MUX2 | A, B, S, Y, VPWR, VGND | 5 | INV |
| FA | A, B, CIN, SUM, COUT, VPWR, VGND | 9 | NAND2 |
| ADD4 | A0, A1, A2, A3, B0, B1, B2, B3, CIN, S0, S1, S2, S3, COUT, VPWR, VGND | 4 | FA |
| DFF | D, CLK, Q, VPWR, VGND | 13 | INV |
| NAND4 | A0, A1, A2, A3, Y, VPWR, VGND | 8 | |
| NAND10 | A0, A1, A2, A3, A4, A5, A6, A7, A8, A9, Y, VPWR, VGND | 20 | |
| NAND9 | A0, A1, A2, A3, A4, A5, A6, A7, A8, Y, VPWR, VGND | 18 | |
| NAND7 | A0, A1, A2, A3, A4, A5, A6, Y, VPWR, VGND | 14 | |
| NAND6 | A0, A1, A2, A3, A4, A5, Y, VPWR, VGND | 12 | |
| ROM16 | P0, P1, P2, P3, I0, I1, I2, I3, O0, O1, VPWR, VGND | 26 | INV, NAND4, NAND10, NAND9, NAND7, NAND6 |
| NAND3 | A0, A1, A2, Y, VPWR, VGND | 6 |
실제 실행 기록 · source와 조건별로
이 표는 사용자의 엔진 상태를 대신하지 않습니다. default·변경 실험·예전 물리 세대를 함께 보존하며 fail/unknown을 pass로 바꾸지 않습니다. 새 실습의 최신 결과는 앱에서 확인하세요.
cpu4/default · source 9eb7adb9a008 · 실제 과거 실행
원본 기록 JSON · 프로젝트 370fb44bda544142b9b235cc0bd016db
| 단계 | 실행 상태 | 기준 판정 | run ID |
|---|---|---|---|
| pre | completed | pass | f289fcea26534f56860a8d9ce804883c |
pre · 원본 결과 설명
Actual ngspice tran: 2921 samples.; cpu4 truth 16/16
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
| 측정 이름·단위 원문 | 값 |
|---|---|
| analysis | tran |
| x_unit | s |
| x_label | time |
| corner | tt |
| temperature_C | 27 |
| supply_V | 1.8 |
| post_layout | false |
| samples | 2921 |
| solver | SPARSE 1.3 |
| CLK_min | 0 |
| CLK_max | 1.8 |
| RESET_min | 0 |
| RESET_max | 1.8 |
| ACC0_min | -0.0294134223 |
| ACC0_max | 1.87393434 |
| ACC1_min | -0.0294179282 |
| ACC1_max | 1.86941646 |
| ACC2_min | -0.0294268961 |
| ACC2_max | 1.8678859 |
| ACC3_min | -0.0295359833 |
| ACC3_max | 1.87780346 |
| PC0_min | -0.0164534626 |
| PC0_max | 1.83311719 |
| PC1_min | -0.0217319709 |
| PC1_max | 1.83442507 |
| PC2_min | -0.0193663997 |
| PC2_max | 1.83375788 |
| PC3_min | -0.0202853542 |
| PC3_max | 1.83270774 |
| CARRY_min | -0.0586091347 |
| CARRY_max | 1.86233572 |
| ZERO_min | -0.0521157466 |
| ZERO_max | 1.82107266 |
| OP0_min | -0.055218017 |
| OP0_max | 1.94036791 |
| OP1_min | -0.0699793234 |
| OP1_max | 1.91736722 |
| IMM0_min | -0.0514110739 |
| IMM0_max | 1.95754851 |
| IMM1_min | -0.0427098878 |
| IMM1_max | 1.87269048 |
| IMM2_min | -0.0377937413 |
| IMM2_max | 1.85001182 |
| IMM3_min | -0.0324603521 |
| IMM3_max | 1.86396023 |
| supply_current_min | -0.000369596298 |
| supply_current_max | 0.00153641687 |
| current_flow_status | available_partial |
| unit_kind | cpu4 |
| truth_cases | 16 |
| truth_passed | 16 |
| truth_status | pass |
| metric_source | actual-ngspice-input-and-output-samples |
확인할 결과와 한계
- 공개 SKY130 참조 회로입니다. 기록된 조건·단계의 실행을 확인하고 새 프로젝트에서 다시 검증합니다. 제조 승인과 전체 PVT/timing closure는 별도입니다.
- 아래 기록은 과거 실행입니다. 가져온 새 프로젝트는 기존 PASS를 상속하지 않으며 직접 해석·검증해야 합니다.
막혔을 때
- 미지원 분석·도구 누락·floating 포트는 다음 실행과 실제 로그에서 확인합니다.
- 레이아웃 없음은 DRC/LVS/PEX PASS가 아닙니다. 지원되는 physical core를 별도로 생성하고 각각 실행합니다.
- 디지털 회로 변경 후 이전 RTL를 조용히 재사용하지 않습니다. 지원 재합성 절차와 실제 graph 일치를 확인합니다.
원문과 재현 자료
지원 범위·자세한 절차 · 검증 당시 template 카탈로그 · 전체 하위 셀·연결 원본 JSON · 해당 generation 실제 실행 기록 · 편집 프로젝트 ZIP