v0.27.0 안내 · 작업 흐름
GDS/OASIS → 회로도 역추출
마스크에서 소자·연결을 추출하고 지원 graph만 편집 회로로 적용합니다.
학습 체크는 이 브라우저에만 저장합니다. 엔진의 PASS·실행·제조 판정과 관계없습니다.
시작 전에
- 원본 GDS/OASIS·top cell
- Magic 추출 deck·Netgen·등록 PDK
따라 하기
파일·PDK에서 GDS/OASIS를 가져옵니다. 변환 탭에서 GDS → 회로도와 실제 top cell·PDK를 선택합니다.
실제 Magic 도형 추출을 실행합니다. 추출 SPICE의 model·port·W/L과 로그를 확인합니다.
Netgen의 추출 graph ↔ 편집 graph 비교 결과를 확인합니다. parser equivalence와 원래 설계 LVS를 구분합니다.
flat 편집 심볼과 도형 preview를 검토합니다. 지원 밖 모델·파라미터·포트가 있으면 적용이 차단됩니다.
적용 후 해석 설정에서 공급·입력·접지·바이어스를 지정합니다. 원래 설계에 대한 물리 검증은 별도입니다.
확인할 결과와 한계
- 검증된 SKY130 nfet_01v8, pfet_01v8_hvt, res_xhigh_po_1p41, cap_mim_m3_1 범위입니다.
- 원래 심볼 위치·설계 의도·전기 계층·정확한 terminal-to-polygon mapping은 GDS에 없습니다.
막혔을 때
- 버스 포트, nf/m≠1, 지원 밖 model은 원문에 보존합니다. 실패 적용을 강제로 진행하지 않습니다.
- 다른 PDK의 원문 추출 가능과 편집 graph 검증 완료를 혼동하지 않습니다.