v0.27.0 안내 · 작업 흐름
회로도 → 원하는 규격의 레이아웃
소자 치환과 외부 테스트벤치를 확인한 뒤 실제 PCell 배치를 적용합니다.
학습 체크는 이 브라우저에만 저장합니다. 엔진의 PASS·실행·제조 판정과 관계없습니다.
시작 전에
- 지원 flat primitive 1–512개
- Magic·KLayout·공개 SKY130 모델
- 검증된 회로 연결
따라 하기
설계 도구 → 통합 설계 → GDS ⇄ 회로도 · 규격 배치를 엽니다.
회로도 → 레이아웃에서 가로·세로·최대 면적·여백, 핀 채널 방향과 배치 순서를 정합니다.
실제 MOS/poly/MIM PCell·M3/M4 배선 preview를 생성합니다. 매칭 그룹·원본 W/L·치환 R/C·저항 body net을 확인합니다.
전압원·전류원은 외부 바이어스로 기록됩니다. 해당 외부 테스트벤치 목록을 검토하고 적용합니다.
DRC/LVS/PEX를 독립 실행한 뒤 실제 추출 단자 이름으로 post-layout 해석합니다.
확인할 결과와 한계
- 미리보기 성공은 물리 검증 PASS가 아닙니다. 영역이 부족하면 원본은 유지됩니다.
- 편집 회로 R/C와 PDK 소자의 공칭 기하 추정은 구분합니다. 실제 공정 모델이 해석 기준입니다.
막혔을 때
- 미지원 모델·계층·소자 수·규격 오류의 원문을 읽습니다. 임의 치환으로 우회하지 않습니다.
- 분산 배선의 여러 추출 단자를 원래 노드의 한 전압으로 합치지 않습니다.