본문으로 건너뛰기
ResistorPrecision Workbench

v0.27.0 안내 · 설계 블록 실습

SoC · 2단 Miller 보상 OTA

gain·UGF·phase margin은 해당 연구 AC 조건에서 확인합니다. high-UGF/low-power 실패와 nominal 통과를 분리합니다.

전체 실습 안내 다운로드

학습 체크는 이 브라우저에만 저장합니다. 엔진의 PASS·실행·제조 판정과 관계없습니다.

시작 전에

따라 하기

  1. 설계 도구 → 통합 설계 → 회로 · 연결 탐색에서 카탈로그를 읽고 아날로그 SoC의 SoC · 2단 Miller 보상 OTA (soc_miller_ota)를 선택합니다. 새 프로젝트를 생성하거나 아래 예제 ZIP을 가져옵니다.

  2. 회로도에서 root ports와 하위 셀을 엽니다. 아래 기본값·외부 testbench 조건과 실제 연결을 확인합니다.

  3. 입력쌍·2단 증폭·Miller capacitor·ABBA 매칭을 확인합니다.

  4. 지원 해석을 선택하고 Simulate를 실행합니다. 결과의 축·단위·실제 run·revision을 읽습니다.

  5. gain·UGF·phase margin은 해당 연구 AC 조건에서 확인합니다. high-UGF/low-power 실패와 nominal 통과를 분리합니다.

  6. 한 파라미터만 바꿔 새 해석과 비교합니다. 편집 프로젝트·조건·파형·로그를 같은 revision으로 저장합니다.

포트·기본값·필요한 블록

회로 ID: soc_miller_ota · 지원 해석: op, ac

포트연결 기준
INP원본 subckt/graph의 핀 순서·역할 확인
INN원본 subckt/graph의 핀 순서·역할 확인
BIAS원본 subckt/graph의 핀 순서·역할 확인
OUT원본 subckt/graph의 핀 순서·역할 확인
VPWR원본 subckt/graph의 핀 순서·역할 확인
VGND원본 subckt/graph의 핀 순서·역할 확인
기본 파라미터 (단위는 이름에 포함)카탈로그 값
compensation_F5e-12
nulling_Ohm5000

실제 회로의 모든 하위 셀

이 회로는 하위 셀 없이 primitive로 구성됩니다.

실제 실행 기록 · source와 조건별로

이 표는 사용자의 엔진 상태를 대신하지 않습니다. default·변경 실험·예전 물리 세대를 함께 보존하며 fail/unknown을 pass로 바꾸지 않습니다. 새 실습의 최신 결과는 앱에서 확인하세요.

soc_miller_ota/default · source 9eb7adb9a008 · 실제 과거 실행

원본 기록 JSON · 프로젝트 72a2eb6a070842a89d1634b20d76a4a2

실행 파라미터

이름값
compensation_F5e-12
nulling_Ohm5000
단계실행 상태기준 판정run ID
precompletedpassbc92ff74e8eb4890a0bc6cd10ab293c2
drccompletedpass1193a65aa7ef4eaaab1b9c1d5778364a
lvscompletedpassf554aabc23454617a1db94e4968ddcc9
pexcompletedpass86fb4d86138c45d99e13da50d34ccb94
postcompletedpass0e1ed02093044a15aa8206a80ea8f9a6

pre · 원본 결과 설명

Actual ngspice ac: 481 samples.; reference criteria 2/2

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

측정 이름·단위 원문값
analysisac
x_unitHz
x_labelfrequency
cornertt
temperature_C27
supply_V1.8
post_layoutfalse
samples481
solverSPARSE 1.3
OUT_gain_min0.005105939271615753
OUT_gain_max12025.491436243832
OUT_phase_min-178.2793353597602
OUT_phase_max178.835952919146
current_flow_statusunsupported_complex_ac
template_idsoc_miller_ota
layout_statusgenerated-public-core
metric_sourceactual-ngspice-samples
reference_scopeActual SKY130 analog macro; nominal directed criteria only; no noise/mismatch/ESD/EM/IR/foundry signoff.
low_frequency_gain12025.491436243832
gain_unitV/V
bandwidth_3dB_Hz428.40193085048026
open_loop_gain_dB81.60205666754997
unity_gain_Hz5309998.549595132
phase_margin_deg94.49803876957736
원본 기준판정관측
open-loop gain >40dBpass12025.491436243832
unity-loop phase margin 45..180degpass94.49803876957736

drc · 원본 결과 설명

Magic drc(full): 0 native violation rectangles. Selected deck; no signoff.

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

lvs · 원본 결과 설명

Actual Netgen comparison: circuits match uniquely.

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

pex · 원본 결과 설명

Actual Magic RC extraction: 3577 resistors, 1304 capacitors. Zero counts reflect native thresholds, not inserted elements.

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

post · 원본 결과 설명

Actual ngspice ac: 481 samples.; reference criteria 2/2

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

측정 이름·단위 원문값
analysisac
x_unitHz
x_labelfrequency
cornertt
temperature_C27
supply_V1.8
post_layouttrue
samples481
solverSPARSE 1.3
OUT_gain_min0.0018472632605975694
OUT_gain_max12198.77557908585
OUT_phase_min-179.2959133441438
OUT_phase_max177.8015913181981
current_flow_statusunsupported_complex_ac
template_idsoc_miller_ota
layout_statusgenerated-public-core
metric_sourceactual-ngspice-samples
reference_scopeActual SKY130 analog macro; nominal directed criteria only; no noise/mismatch/ESD/EM/IR/foundry signoff.
low_frequency_gain12198.77557908585
gain_unitV/V
bandwidth_3dB_Hz412.228791978229
open_loop_gain_dB81.72632483327753
unity_gain_Hz5270031.976006026
phase_margin_deg91.61974731180504
원본 기준판정관측
open-loop gain >40dBpass12198.77557908585
unity-loop phase margin 45..180degpass91.61974731180504
soc_miller_ota/nulling-500 · source 9eb7adb9a008 · 실제 과거 실행

원본 기록 JSON · 프로젝트 dc52745117cc4a16a3be8c850a9e52a1

실행 파라미터

이름값
nulling_Ohm500
단계실행 상태기준 판정run ID
precompletedpass8927cfe15602411ba1cccdaf80ee14cb

pre · 원본 결과 설명

Actual ngspice ac: 481 samples.; reference criteria 2/2

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

측정 이름·단위 원문값
analysisac
x_unitHz
x_labelfrequency
cornertt
temperature_C27
supply_V1.8
post_layoutfalse
samples481
solverSPARSE 1.3
OUT_gain_min0.01087841482347984
OUT_gain_max12025.480584953568
OUT_phase_min-179.01376777199408
OUT_phase_max178.9753151741444
current_flow_statusunsupported_complex_ac
template_idsoc_miller_ota
layout_statusnot-generated
metric_sourceactual-ngspice-samples
reference_scopeActual SKY130 analog macro; nominal directed criteria only; no noise/mismatch/ESD/EM/IR/foundry signoff.
low_frequency_gain12025.480584953568
gain_unitV/V
bandwidth_3dB_Hz427.73925467105835
open_loop_gain_dB81.60204882977033
unity_gain_Hz5790106.325683808
phase_margin_deg51.23293230571609
원본 기준판정관측
open-loop gain >40dBpass12025.480584953568
unity-loop phase margin 45..180degpass51.23293230571609
soc_miller_ota/nulling-50000 · source 9eb7adb9a008 · 실제 과거 실행

원본 기록 JSON · 프로젝트 d07b8d5a4497416c91403c779d263ac1

실행 파라미터

이름값
nulling_Ohm50000
단계실행 상태기준 판정run ID
precompletedfail891ef869af8e473f8e65d9b7423ef16c

pre · 원본 결과 설명

Actual ngspice ac: 481 samples.; reference criteria 1/2

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

측정 이름·단위 원문값
analysisac
x_unitHz
x_labelfrequency
cornertt
temperature_C27
supply_V1.8
post_layoutfalse
samples481
solverSPARSE 1.3
OUT_gain_min0.006019822876896148
OUT_gain_max12025.47622203601
OUT_phase_min-179.17507706151545
OUT_phase_max179.02328471680994
current_flow_statusunsupported_complex_ac
template_idsoc_miller_ota
layout_statusnot-generated
metric_sourceactual-ngspice-samples
reference_scopeActual SKY130 analog macro; nominal directed criteria only; no noise/mismatch/ESD/EM/IR/foundry signoff.
low_frequency_gain12025.47622203601
gain_unitV/V
bandwidth_3dB_Hz427.4541278019116
open_loop_gain_dB81.60204567847612
unity_gain_Hz70879682.94060317
phase_margin_deg-7.661652481809568
원본 기준판정관측
open-loop gain >40dBpass12025.47622203601
unity-loop phase margin 45..180degfail-7.661652481809568
soc_miller_ota/nulling-15000 · source 9eb7adb9a008 · 실제 과거 실행

원본 기록 JSON · 프로젝트 e9fc4f173c0d4d008781fbd409f22344

실행 파라미터

이름값
nulling_Ohm15000
단계실행 상태기준 판정run ID
precompletedfail198056d1c7c9443bb8296df7471fdc9a
drccompletedpassf918b89a32464aceba65575dbbe37873
lvscompletedpass942c6446e0594becb546409ba5a9d4b5
pexcompletedpass778fee754caf453f90379eab41aca4e7
postcompletedfail3d3f77af17fc41eb916a96155a549a0c

pre · 원본 결과 설명

Actual ngspice ac: 481 samples.; reference criteria 1/2

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

측정 이름·단위 원문값
analysisac
x_unitHz
x_labelfrequency
cornertt
temperature_C27
supply_V1.8
post_layoutfalse
samples481
solverSPARSE 1.3
OUT_gain_min0.005673024070776335
OUT_gain_max12025.490051742696
OUT_phase_min-179.93633560160617
OUT_phase_max177.69781964497005
current_flow_statusunsupported_complex_ac
template_idsoc_miller_ota
layout_statusgenerated-public-core
metric_sourceactual-ngspice-samples
reference_scopeActual SKY130 analog macro; nominal directed criteria only; no noise/mismatch/ESD/EM/IR/foundry signoff.
low_frequency_gain12025.490051742696
gain_unitV/V
bandwidth_3dB_Hz428.34331630306605
open_loop_gain_dB81.60205566753889
unity_gain_Hz60079166.220960885
phase_margin_deg43.76557023792128
원본 기준판정관측
open-loop gain >40dBpass12025.490051742696
unity-loop phase margin 45..180degfail43.76557023792128

drc · 원본 결과 설명

Magic drc(full): 0 native violation rectangles. Selected deck; no signoff.

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

lvs · 원본 결과 설명

Actual Netgen comparison: circuits match uniquely.

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

pex · 원본 결과 설명

Actual Magic RC extraction: 3745 resistors, 1304 capacitors. Zero counts reflect native thresholds, not inserted elements.

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

post · 원본 결과 설명

Actual ngspice ac: 481 samples.; reference criteria 1/2

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

측정 이름·단위 원문값
analysisac
x_unitHz
x_labelfrequency
cornertt
temperature_C27
supply_V1.8
post_layouttrue
samples481
solverSPARSE 1.3
OUT_gain_min0.0015455092147576238
OUT_gain_max12198.774850389242
OUT_phase_min-179.61170137636924
OUT_phase_max178.34714813827676
current_flow_statusunsupported_complex_ac
template_idsoc_miller_ota
layout_statusgenerated-public-core
metric_sourceactual-ngspice-samples
reference_scopeActual SKY130 analog macro; nominal directed criteria only; no noise/mismatch/ESD/EM/IR/foundry signoff.
low_frequency_gain12198.774850389242
gain_unitV/V
bandwidth_3dB_Hz412.1707179433057
open_loop_gain_dB81.72632431442393
unity_gain_Hz33085260.498410527
phase_margin_deg28.697339975323946
원본 기준판정관측
open-loop gain >40dBpass12198.774850389242
unity-loop phase margin 45..180degfail28.697339975323946
soc_miller_ota · source 7d1d64263922 · 실제 과거 실행

원본 기록 JSON · 프로젝트 2fc3635e781449279500bfa00d25c04c

단계실행 상태기준 판정run ID
drccompletedpassbb3771ff6a5940a8915926d2b24ea7ec
lvscompletedpass28d16f3294b84136b9cd1840b378fc70
pexcompletedpass2791153e838848a797dad4a1eb82a9c9
precompletedpassc0c73c67b91541e382c0ddbb1e638626
postcompletedpass2888bbf7d724441cab7ef592e92f3a29

drc · 원본 결과 설명

Magic drc(full): 0 native violation rectangles. Selected deck; no signoff.

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

lvs · 원본 결과 설명

Actual Netgen comparison: circuits match uniquely.

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

pex · 원본 결과 설명

Actual Magic RC extraction: 3577 resistors, 1304 capacitors. Zero counts reflect native thresholds, not inserted elements.

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

pre · 원본 결과 설명

Actual ngspice ac: 481 samples.; reference criteria 2/2

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

측정 이름·단위 원문값
analysisac
x_unitHz
x_labelfrequency
cornertt
temperature_C27
supply_V1.8
post_layoutfalse
samples481
solverSPARSE 1.3
OUT_gain_min0.005105939271615753
OUT_gain_max12025.491436243832
OUT_phase_min-178.2793353597602
OUT_phase_max178.835952919146
current_flow_statusunsupported_complex_ac
template_idsoc_miller_ota
layout_statusgenerated-public-core
metric_sourceactual-ngspice-samples
reference_scopeActual SKY130 analog macro; nominal directed criteria only; no noise/mismatch/ESD/EM/IR/foundry signoff.
low_frequency_gain12025.491436243832
gain_unitV/V
bandwidth_3dB_Hz428.40193085048026
open_loop_gain_dB81.60205666754997
unity_gain_Hz5309998.549595132
phase_margin_deg94.49803876957736
원본 기준판정관측
open-loop gain >40dBpass12025.491436243832
unity-loop phase margin 45..180degpass94.49803876957736

post · 원본 결과 설명

Actual ngspice ac: 481 samples.; reference criteria 2/2

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

측정 이름·단위 원문값
analysisac
x_unitHz
x_labelfrequency
cornertt
temperature_C27
supply_V1.8
post_layouttrue
samples481
solverSPARSE 1.3
OUT_gain_min0.002158585118680129
OUT_gain_max12200.41206862513
OUT_phase_min-177.54658875409018
OUT_phase_max179.42168805368615
current_flow_statusunsupported_complex_ac
template_idsoc_miller_ota
layout_statusgenerated-public-core
metric_sourceactual-ngspice-samples
reference_scopeActual SKY130 analog macro; nominal directed criteria only; no noise/mismatch/ESD/EM/IR/foundry signoff.
low_frequency_gain12200.41206862513
gain_unitV/V
bandwidth_3dB_Hz411.38676068617514
open_loop_gain_dB81.72748998416358
unity_gain_Hz5255262.135267494
phase_margin_deg91.48733373470172
원본 기준판정관측
open-loop gain >40dBpass12200.41206862513
unity-loop phase margin 45..180degpass91.48733373470172
soc_miller_ota · source 67254722d7c3 · 실제 과거 실행

원본 기록 JSON · 프로젝트 e3482fe27ccf40e4b0c8d102f06451d6

단계실행 상태기준 판정run ID
drccompletedpass12dedda2aad84bea99f43b375e1434b7
lvscompletedpass5152e40ffd0647b79105231f548fbf43
pexcompletedpassdac6045847914e25b3e6cff80f500e8d
precompletedpassf1b797ef0e514c478f7dab3d8421fac0
postcompletedpass3dd3095eb7334e9d84c865ca86cf6179

drc · 원본 결과 설명

Magic drc(full): 0 native violation rectangles. Selected deck; no signoff.

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

lvs · 원본 결과 설명

Actual Netgen comparison: circuits match uniquely.

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

pex · 원본 결과 설명

Actual Magic RC extraction: 3577 resistors, 1304 capacitors. Zero counts reflect native thresholds, not inserted elements.

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

pre · 원본 결과 설명

Actual ngspice ac: 481 samples.; reference criteria 2/2

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

측정 이름·단위 원문값
analysisac
x_unitHz
x_labelfrequency
cornertt
temperature_C27
supply_V1.8
post_layoutfalse
samples481
solverSPARSE 1.3
OUT_gain_min0.005105939271615753
OUT_gain_max12025.491436243832
OUT_phase_min-178.2793353597602
OUT_phase_max178.835952919146
current_flow_statusunsupported_complex_ac
template_idsoc_miller_ota
layout_statusgenerated-public-core
metric_sourceactual-ngspice-samples
reference_scopeActual SKY130 analog macro; nominal directed criteria only; no noise/mismatch/ESD/EM/IR/foundry signoff.
low_frequency_gain12025.491436243832
gain_unitV/V
bandwidth_3dB_Hz428.40193085048026
open_loop_gain_dB81.60205666754997
unity_gain_Hz5309998.549595132
phase_margin_deg94.49803876957736
원본 기준판정관측
open-loop gain >40dBpass12025.491436243832
unity-loop phase margin 45..180degpass94.49803876957736

post · 원본 결과 설명

Actual ngspice ac: 481 samples.; reference criteria 2/2

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

측정 이름·단위 원문값
analysisac
x_unitHz
x_labelfrequency
cornertt
temperature_C27
supply_V1.8
post_layouttrue
samples481
solverSPARSE 1.3
OUT_gain_min0.0018472632605972697
OUT_gain_max12198.775578931003
OUT_phase_min-179.2959133442737
OUT_phase_max177.80159131806042
current_flow_statusunsupported_complex_ac
template_idsoc_miller_ota
layout_statusgenerated-public-core
metric_sourceactual-ngspice-samples
reference_scopeActual SKY130 analog macro; nominal directed criteria only; no noise/mismatch/ESD/EM/IR/foundry signoff.
low_frequency_gain12198.775578931003
gain_unitV/V
bandwidth_3dB_Hz412.22879198458327
open_loop_gain_dB81.72632483316727
unity_gain_Hz5270031.976009293
phase_margin_deg91.61974731173314
원본 기준판정관측
open-loop gain >40dBpass12198.775578931003
unity-loop phase margin 45..180degpass91.61974731173314

기록된 실제 경계: 199.28 × 56.59 µm · fits=true

확인할 결과와 한계

막혔을 때

원문과 재현 자료

지원 범위·자세한 절차 · 검증 당시 template 카탈로그 · 전체 하위 셀·연결 원본 JSON · 해당 generation 실제 실행 기록 · SoC 전체 편집 라이브러리 · bounded SoC 라이브러리

다음 실습

전체 실습과 학습 경로로 돌아가기 →