v0.27.0 안내 · 작업 흐름
칩 면적 제한 · 1mm² 안에 배치하기
원본을 축소하거나 자르지 않고 실제 경계에 제한을 적용합니다.
학습 체크는 이 브라우저에만 저장합니다. 엔진의 PASS·실행·제조 판정과 관계없습니다.
시작 전에
- 레이아웃 프로젝트
- 가로·세로·최대 면적·여백 단위 µm/µm²
따라 하기
통합 설계에서 칩 크기 · 현재 배치 경계 검사를 엽니다.
새 템플릿의 기본 1,000×1,000µm, 최대 1,000,000µm², 여백 10µm와 5nm grid를 확인합니다.
실제 hierarchy·배선 포함 bbox와 최소 필요 영역을 확인합니다. 기존 좌표를 그대로 두고 제한 적용 가능 여부를 봅니다.
기존 긴 행 배치를 다시 묶으려면 새 bounded physical 템플릿을 생성합니다. 매칭 그룹과 M3/M4 배선을 포함해 영역 안에 들어오는지 확인합니다.
제한 적용 후 사각형·path·instance·import·계층 변경을 수행합니다. 범위를 벗어나는 수정은 commit 전에 차단됩니다.
확인할 결과와 한계
- width×height는 최대 면적 이하이어야 합니다. 실제 배선 bbox까지 포함합니다.
- 기하 clipping·scale로 면적을 맞추지 않습니다. ABBA 중심 일치는 통계적 matching 인증이 아닙니다.
막혔을 때
- 현재 도형이 이미 영역 밖이면 제한 크기를 수정하거나 별도 bounded 예제를 생성합니다.
- 변경된 revision에는 오래된 경계 preview를 적용하지 않습니다.