v0.27.0 안내 · 설계 블록 실습

16비트 ripple-carry 가산기

walking-bit·carry-chain·boundary 70개 지정 vector를 확인합니다. 2³³개 전수 조합 검증은 아닙니다.

전체 실습 안내 다운로드

학습 체크는 이 브라우저에만 저장합니다. 엔진의 PASS·실행·제조 판정과 관계없습니다.

시작 전에

실제 로컬 ngspice·공개 SKY130 모델
물리 core 생성/검증 시 Magic·Netgen 등 실제 추가 도구

따라 하기

가산기·CPU에서 이 회로를 선택해 새 프로젝트를 생성합니다. 아래 원본 ZIP이 있으면 열기 → 프로젝트 가져오기로 시작할 수 있습니다.
회로도에서 root ports와 하위 셀을 엽니다. 아래 기본값·외부 testbench 조건과 실제 연결을 확인합니다.
16bit ripple carry 계층·상위 bit와 CIN을 엽니다.
지원 해석을 선택하고 Simulate를 실행합니다. 결과의 축·단위·실제 run·revision을 읽습니다.
walking-bit·carry-chain·boundary 70개 지정 vector를 확인합니다. 2³³개 전수 조합 검증은 아닙니다.
한 파라미터만 바꿔 새 해석과 비교합니다. 편집 프로젝트·조건·파형·로그를 같은 revision으로 저장합니다.

포트·기본값·필요한 블록

회로 ID: adder16 · 지원 해석: tran

포트	연결 기준
A0	원본 subckt/graph의 핀 순서·역할 확인
A1	원본 subckt/graph의 핀 순서·역할 확인
A2	원본 subckt/graph의 핀 순서·역할 확인
A3	원본 subckt/graph의 핀 순서·역할 확인
A4	원본 subckt/graph의 핀 순서·역할 확인
A5	원본 subckt/graph의 핀 순서·역할 확인
A6	원본 subckt/graph의 핀 순서·역할 확인
A7	원본 subckt/graph의 핀 순서·역할 확인
A8	원본 subckt/graph의 핀 순서·역할 확인
A9	원본 subckt/graph의 핀 순서·역할 확인
A10	원본 subckt/graph의 핀 순서·역할 확인
A11	원본 subckt/graph의 핀 순서·역할 확인
A12	원본 subckt/graph의 핀 순서·역할 확인
A13	원본 subckt/graph의 핀 순서·역할 확인
A14	원본 subckt/graph의 핀 순서·역할 확인
A15	원본 subckt/graph의 핀 순서·역할 확인
B0	원본 subckt/graph의 핀 순서·역할 확인
B1	원본 subckt/graph의 핀 순서·역할 확인
B2	원본 subckt/graph의 핀 순서·역할 확인
B3	원본 subckt/graph의 핀 순서·역할 확인
B4	원본 subckt/graph의 핀 순서·역할 확인
B5	원본 subckt/graph의 핀 순서·역할 확인
B6	원본 subckt/graph의 핀 순서·역할 확인
B7	원본 subckt/graph의 핀 순서·역할 확인
B8	원본 subckt/graph의 핀 순서·역할 확인
B9	원본 subckt/graph의 핀 순서·역할 확인
B10	원본 subckt/graph의 핀 순서·역할 확인
B11	원본 subckt/graph의 핀 순서·역할 확인
B12	원본 subckt/graph의 핀 순서·역할 확인
B13	원본 subckt/graph의 핀 순서·역할 확인
B14	원본 subckt/graph의 핀 순서·역할 확인
B15	원본 subckt/graph의 핀 순서·역할 확인
CIN	원본 subckt/graph의 핀 순서·역할 확인
S0	원본 subckt/graph의 핀 순서·역할 확인
S1	원본 subckt/graph의 핀 순서·역할 확인
S2	원본 subckt/graph의 핀 순서·역할 확인
S3	원본 subckt/graph의 핀 순서·역할 확인
S4	원본 subckt/graph의 핀 순서·역할 확인
S5	원본 subckt/graph의 핀 순서·역할 확인
S6	원본 subckt/graph의 핀 순서·역할 확인
S7	원본 subckt/graph의 핀 순서·역할 확인
S8	원본 subckt/graph의 핀 순서·역할 확인
S9	원본 subckt/graph의 핀 순서·역할 확인
S10	원본 subckt/graph의 핀 순서·역할 확인
S11	원본 subckt/graph의 핀 순서·역할 확인
S12	원본 subckt/graph의 핀 순서·역할 확인
S13	원본 subckt/graph의 핀 순서·역할 확인
S14	원본 subckt/graph의 핀 순서·역할 확인
S15	원본 subckt/graph의 핀 순서·역할 확인
COUT	원본 subckt/graph의 핀 순서·역할 확인
VPWR	원본 subckt/graph의 핀 순서·역할 확인
VGND	원본 subckt/graph의 핀 순서·역할 확인

회로 생성 화면과 아래 기록의 실제 파라미터를 확인합니다.

직접 의존 셀

실제 회로의 모든 하위 셀

셀 이름	포트	직접 소자 수	내부 block 참조
INV	A, Y, VPWR, VGND	2
NAND2	A0, A1, Y, VPWR, VGND	4
XOR2	A, B, Y, VPWR, VGND	4	NAND2
AND2	A, B, Y, VPWR, VGND	2	NAND2, INV
MUX2	A, B, S, Y, VPWR, VGND	5	INV
FA	A, B, CIN, SUM, COUT, VPWR, VGND	9	NAND2
ADD16	A0, A1, A2, A3, A4, A5, A6, A7, A8, A9, A10, A11, A12, A13, A14, A15, B0, B1, B2, B3, B4, B5, B6, B7, B8, B9, B10, B11, B12, B13, B14, B15, CIN, S0, S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15, COUT, VPWR, VGND	16	FA
DFF	D, CLK, Q, VPWR, VGND	13	INV

실제 실행 기록 · source와 조건별로

이 표는 사용자의 엔진 상태를 대신하지 않습니다. default·변경 실험·예전 물리 세대를 함께 보존하며 fail/unknown을 pass로 바꾸지 않습니다. 새 실습의 최신 결과는 앱에서 확인하세요.

adder16/default · source 9eb7adb9a008 · 실제 과거 실행

원본 기록 JSON · 프로젝트 b4a70cd717964e28a0ffb0364dcba072

단계	실행 상태	기준 판정	run ID
pre	completed	pass	996e56fa908c406fb1304bb4673c84a0

pre · 원본 결과 설명

Actual ngspice tran: 9020 samples.; adder16 truth 70/70

결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.

측정 이름·단위 원문	값
analysis	tran
x_unit	s
x_label	time
corner	tt
temperature_C	27
supply_V	1.8
post_layout	false
samples	9020
solver	KLU
A0_min	0
A0_max	1.8
A1_min	0
A1_max	1.8
A2_min	0
A2_max	1.8
A3_min	0
A3_max	1.8
A4_min	0
A4_max	1.8
A5_min	0
A5_max	1.8
A6_min	0
A6_max	1.8
A7_min	0
A7_max	1.8
A8_min	0
A8_max	1.8
A9_min	0
A9_max	1.8
A10_min	0
A10_max	1.8
A11_min	0
A11_max	1.8
A12_min	0
A12_max	1.8
A13_min	0
A13_max	1.8
A14_min	0
A14_max	1.8
A15_min	0
A15_max	1.8
B0_min	0
B0_max	1.8
B1_min	0
B1_max	1.8
B2_min	0
B2_max	1.8
B3_min	0
B3_max	1.8
B4_min	0
B4_max	1.8
B5_min	0
B5_max	1.8
B6_min	0
B6_max	1.8
B7_min	0
B7_max	1.8
B8_min	0
B8_max	1.8
B9_min	0
B9_max	1.8
B10_min	0
B10_max	1.8
B11_min	0
B11_max	1.8
B12_min	0
B12_max	1.8
B13_min	0
B13_max	1.8
B14_min	0
B14_max	1.8
B15_min	0
B15_max	1.8
CIN_min	0
CIN_max	1.8
S0_min	-0.0686859243
S0_max	1.9074662
S1_min	-0.0681306776
S1_max	1.89403131
S2_min	-0.068123613
S2_max	1.87874864
S3_min	-0.0681236036
S3_max	1.86127005
S4_min	-0.0681236036
S4_max	1.86778249
S5_min	-0.0681236036
S5_max	1.87874149
S6_min	-0.0681236036
S6_max	1.87765907
S7_min	-0.0681236036
S7_max	1.87194475
S8_min	-0.0681236036
S8_max	1.86323972
S9_min	-0.0681236036
S9_max	1.87541954
S10_min	-0.0681236036
S10_max	1.86127004
S11_min	-0.0681236036
S11_max	1.86127005
S12_min	-0.0681236036
S12_max	1.86127004
S13_min	-0.0681236036
S13_max	1.8620315
S14_min	-0.0681236043
S14_max	1.87546882
S15_min	-0.0681223762
S15_max	1.86127008
COUT_min	-0.0603926551
COUT_max	1.8539718
supply_current_min	-0.000555336286
supply_current_max	0.0021392965
current_flow_status	available_partial
unit_kind	adder16
truth_cases	70
truth_passed	70
truth_status	pass
metric_source	actual-ngspice-input-and-output-samples

확인할 결과와 한계

공개 SKY130 참조 회로입니다. 기록된 조건·단계의 실행을 확인하고 새 프로젝트에서 다시 검증합니다. 제조 승인과 전체 PVT/timing closure는 별도입니다.
아래 기록은 과거 실행입니다. 가져온 새 프로젝트는 기존 PASS를 상속하지 않으며 직접 해석·검증해야 합니다.

막혔을 때

미지원 분석·도구 누락·floating 포트는 다음 실행과 실제 로그에서 확인합니다.
레이아웃 없음은 DRC/LVS/PEX PASS가 아닙니다. 지원되는 physical core를 별도로 생성하고 각각 실행합니다.
디지털 회로 변경 후 이전 RTL를 조용히 재사용하지 않습니다. 지원 재합성 절차와 실제 graph 일치를 확인합니다.

원문과 재현 자료

지원 범위·자세한 절차 · 검증 당시 template 카탈로그 · 전체 하위 셀·연결 원본 JSON · 해당 generation 실제 실행 기록

다음 실습

전체 실습과 학습 경로로 돌아가기 →