v0.27.0 안내 · 설계 블록 실습
OTA · 5-MOS 전류 미러 부하 증폭기
입력 극성·output 범위·지원 AC 이득을 측정합니다. MOS 동작점과 외부 bias/부하를 원문 testbench와 맞춥니다.
학습 체크는 이 브라우저에만 저장합니다. 엔진의 PASS·실행·제조 판정과 관계없습니다.
시작 전에
- 실제 로컬 ngspice·공개 SKY130 모델
- 물리 core 생성/검증 시 Magic·Netgen 등 실제 추가 도구
따라 하기
설계 도구 → 통합 설계 → 회로 · 연결 탐색에서 카탈로그를 읽고 칩 레퍼런스의 OTA · 5-MOS 전류 미러 부하 증폭기 (chip_ota)를 선택합니다. 새 프로젝트를 생성하거나 아래 예제 ZIP을 가져옵니다.
회로도에서 root ports와 하위 셀을 엽니다. 아래 기본값·외부 testbench 조건과 실제 연결을 확인합니다.
5-MOS current-mirror 부하와 차동 입력·출력 bias를 확인합니다.
지원 해석을 선택하고 Simulate를 실행합니다. 결과의 축·단위·실제 run·revision을 읽습니다.
입력 극성·output 범위·지원 AC 이득을 측정합니다. MOS 동작점과 외부 bias/부하를 원문 testbench와 맞춥니다.
한 파라미터만 바꿔 새 해석과 비교합니다. 편집 프로젝트·조건·파형·로그를 같은 revision으로 저장합니다.
포트·기본값·필요한 블록
회로 ID: chip_ota · 지원 해석: ac, op
| 포트 | 연결 기준 |
|---|---|
| INP | 원본 subckt/graph의 핀 순서·역할 확인 |
| INN | 원본 subckt/graph의 핀 순서·역할 확인 |
| BIAS | 원본 subckt/graph의 핀 순서·역할 확인 |
| OUT | 원본 subckt/graph의 핀 순서·역할 확인 |
| VPWR | 원본 subckt/graph의 핀 순서·역할 확인 |
| VGND | 원본 subckt/graph의 핀 순서·역할 확인 |
| 기본 파라미터 (단위는 이름에 포함) | 카탈로그 값 |
|---|---|
| input_width_um | 10 |
| load_F | 1e-12 |
실제 회로의 모든 하위 셀
이 회로는 하위 셀 없이 primitive로 구성됩니다.
실제 실행 기록 · source와 조건별로
이 표는 사용자의 엔진 상태를 대신하지 않습니다. default·변경 실험·예전 물리 세대를 함께 보존하며 fail/unknown을 pass로 바꾸지 않습니다. 새 실습의 최신 결과는 앱에서 확인하세요.
chip_ota/default · source 9eb7adb9a008 · 실제 과거 실행
원본 기록 JSON · 프로젝트 a9ac03715d084f5682c01da8045dcf33
실행 파라미터
| 이름 | 값 |
|---|---|
| input_width_um | 10 |
| load_F | 1e-12 |
| 단계 | 실행 상태 | 기준 판정 | run ID |
|---|---|---|---|
| pre | completed | pass | bbc8bebc6b86453eb5281623f901e663 |
pre · 원본 결과 설명
Actual ngspice ac: 321 samples.; reference criteria 1/1
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
| 측정 이름·단위 원문 | 값 |
|---|---|
| analysis | ac |
| x_unit | Hz |
| x_label | frequency |
| corner | tt |
| temperature_C | 27 |
| supply_V | 1.8 |
| post_layout | false |
| samples | 321 |
| solver | SPARSE 1.3 |
| OUT_gain_min | 0.016783098913266004 |
| OUT_gain_max | 114.64919509635646 |
| OUT_phase_min | 45.91643831912205 |
| OUT_phase_max | 179.997577129925 |
| current_flow_status | unsupported_complex_ac |
| template_id | chip_ota |
| layout_status | not-generated |
| metric_source | actual-ngspice-samples |
| reference_scope | schematic-only; external ideal testbench components; no physical signoff |
| low_frequency_gain_V_per_V | 114.64919509635646 |
| low_frequency_gain_dB | 41.18742020156549 |
| bandwidth_3dB_Hz | 236778.57146596856 |
| 원본 기준 | 판정 | 관측 |
|---|---|---|
| OTA low-frequency gain exceeds 10 V/V | pass | 114.64919509635646 |
chip_ota · source 28ec63f0bc2b · 실제 과거 실행
원본 기록 JSON · 프로젝트 f76e29235c0d4a2f946e0dc1c6d375b8
| 단계 | 실행 상태 | 기준 판정 | run ID |
|---|---|---|---|
| drc | completed | pass | 9e3372dc99dc492fa8af0cb68540b6c0 |
| lvs | completed | pass | e97047e4fdfa4148bcd587c20053f81d |
| pex | completed | pass | 7a3f515a741c4e079d154ccc6e9d599c |
| pre | completed | pass | ff932ffe25904fb787b55a6e8d3bd310 |
| post | completed | pass | c892ad2129374617900a35d648640dec |
drc · 원본 결과 설명
Magic drc(full): 0 native violation rectangles. Selected deck; no signoff.
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
lvs · 원본 결과 설명
Actual Netgen comparison: circuits match uniquely.
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
pex · 원본 결과 설명
Actual Magic RC extraction: 1884 resistors, 617 capacitors. Zero counts reflect native thresholds, not inserted elements.
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
pre · 원본 결과 설명
Actual ngspice ac: 321 samples.; reference criteria 1/1
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
| 측정 이름·단위 원문 | 값 |
|---|---|
| analysis | ac |
| x_unit | Hz |
| x_label | frequency |
| corner | tt |
| temperature_C | 27 |
| supply_V | 1.8 |
| post_layout | false |
| samples | 321 |
| solver | SPARSE 1.3 |
| OUT_gain_min | 0.016783098913266004 |
| OUT_gain_max | 114.64919509635646 |
| OUT_phase_min | 45.91643831912205 |
| OUT_phase_max | 179.997577129925 |
| current_flow_status | unsupported_complex_ac |
| template_id | chip_ota |
| layout_status | generated-public-core |
| metric_source | actual-ngspice-samples |
| reference_scope | public PCell physical core with explicit external testbench; independent DRC/LVS/PEX; no foundry signoff |
| low_frequency_gain_V_per_V | 114.64919509635646 |
| low_frequency_gain_dB | 41.18742020156549 |
| bandwidth_3dB_Hz | 236778.57146596856 |
| 원본 기준 | 판정 | 관측 |
|---|---|---|
| OTA low-frequency gain exceeds 10 V/V | pass | 114.64919509635646 |
post · 원본 결과 설명
Actual ngspice ac: 321 samples.; reference criteria 1/1
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
| 측정 이름·단위 원문 | 값 |
|---|---|
| analysis | ac |
| x_unit | Hz |
| x_label | frequency |
| corner | tt |
| temperature_C | 27 |
| supply_V | 1.8 |
| post_layout | true |
| samples | 321 |
| solver | SPARSE 1.3 |
| OUT_gain_min | 0.018625444633512154 |
| OUT_gain_max | 115.04572503897126 |
| OUT_phase_min | 46.90771622074295 |
| OUT_phase_max | 179.99746804625516 |
| current_flow_status | unsupported_complex_ac |
| template_id | chip_ota |
| layout_status | generated-public-core |
| metric_source | actual-ngspice-samples |
| reference_scope | public PCell physical core with explicit external testbench; independent DRC/LVS/PEX; no foundry signoff |
| low_frequency_gain_V_per_V | 115.04572503897126 |
| low_frequency_gain_dB | 41.2174097088583 |
| bandwidth_3dB_Hz | 226585.60170755791 |
| 원본 기준 | 판정 | 관측 |
|---|---|---|
| OTA low-frequency gain exceeds 10 V/V | pass | 115.04572503897126 |
확인할 결과와 한계
- 공개 SKY130 참조 회로입니다. 기록된 조건·단계의 실행을 확인하고 새 프로젝트에서 다시 검증합니다. 제조 승인과 전체 PVT/timing closure는 별도입니다.
- 아래 기록은 과거 실행입니다. 가져온 새 프로젝트는 기존 PASS를 상속하지 않으며 직접 해석·검증해야 합니다.
막혔을 때
- 미지원 분석·도구 누락·floating 포트는 다음 실행과 실제 로그에서 확인합니다.
- 레이아웃 없음은 DRC/LVS/PEX PASS가 아닙니다. 지원되는 physical core를 별도로 생성하고 각각 실행합니다.
- 디지털 회로 변경 후 이전 RTL를 조용히 재사용하지 않습니다. 지원 재합성 절차와 실제 graph 일치를 확인합니다.
원문과 재현 자료
지원 범위·자세한 절차 · 검증 당시 template 카탈로그 · 전체 하위 셀·연결 원본 JSON · 해당 generation 실제 실행 기록 · v0.17 실제 물리 프로젝트 · 14종 물리 레퍼런스·파형