v0.27.0 안내 · 설계 블록 실습
LDO · 1.8V → 1.2V PMOS 레귤레이터
light/heavy/recovery 출력과 undershoot·ripple·signed 공급 전력을 비교합니다. PSRR 수치는 별도 AC 실험입니다.
학습 체크는 이 브라우저에만 저장합니다. 엔진의 PASS·실행·제조 판정과 관계없습니다.
시작 전에
- 실제 로컬 ngspice·공개 SKY130 모델
- 물리 core 생성/검증 시 Magic·Netgen 등 실제 추가 도구
따라 하기
설계 도구 → 통합 설계 → 회로 · 연결 탐색에서 카탈로그를 읽고 칩 레퍼런스의 LDO · 1.8V → 1.2V PMOS 레귤레이터 (chip_ldo)를 선택합니다. 새 프로젝트를 생성하거나 아래 예제 ZIP을 가져옵니다.
회로도에서 root ports와 하위 셀을 엽니다. 아래 기본값·외부 testbench 조건과 실제 연결을 확인합니다.
1.8V 공급·1.2V 목표, FB·GATE·OUT과 실제 load step을 봅니다.
지원 해석을 선택하고 Simulate를 실행합니다. 결과의 축·단위·실제 run·revision을 읽습니다.
light/heavy/recovery 출력과 undershoot·ripple·signed 공급 전력을 비교합니다. PSRR 수치는 별도 AC 실험입니다.
한 파라미터만 바꿔 새 해석과 비교합니다. 편집 프로젝트·조건·파형·로그를 같은 revision으로 저장합니다.
포트·기본값·필요한 블록
회로 ID: chip_ldo · 지원 해석: tran, op, ac
| 포트 | 연결 기준 |
|---|---|
| VREF | 원본 subckt/graph의 핀 순서·역할 확인 |
| BIAS | 원본 subckt/graph의 핀 순서·역할 확인 |
| OUT | 원본 subckt/graph의 핀 순서·역할 확인 |
| VPWR | 원본 subckt/graph의 핀 순서·역할 확인 |
| VGND | 원본 subckt/graph의 핀 순서·역할 확인 |
| 기본 파라미터 (단위는 이름에 포함) | 카탈로그 값 |
|---|---|
| pass_width_um | 20 |
| compensation_F | 2e-11 |
| output_F | 1e-9 |
| load_low_A | 0.00002 |
| load_high_A | 0.0002 |
실제 회로의 모든 하위 셀
이 회로는 하위 셀 없이 primitive로 구성됩니다.
실제 실행 기록 · source와 조건별로
이 표는 사용자의 엔진 상태를 대신하지 않습니다. default·변경 실험·예전 물리 세대를 함께 보존하며 fail/unknown을 pass로 바꾸지 않습니다. 새 실습의 최신 결과는 앱에서 확인하세요.
chip_ldo/default · source 9eb7adb9a008 · 실제 과거 실행
원본 기록 JSON · 프로젝트 30db9c174b014f1eadd5c03c1ce03ac2
실행 파라미터
| 이름 | 값 |
|---|---|
| pass_width_um | 20 |
| compensation_F | 2e-11 |
| output_F | 1e-9 |
| load_low_A | 0.00002 |
| load_high_A | 0.0002 |
| 단계 | 실행 상태 | 기준 판정 | run ID |
|---|---|---|---|
| pre | completed | pass | ac99aecac3c54749ae57a2130967a7c4 |
| drc | completed | pass | 6e2782d00f9449e4ae27863ff247fd27 |
| lvs | completed | pass | 5a2a013c85d3427db8e63fb513be679d |
| pex | completed | pass | e49f4f3f9a564281ad1bd8fd5e39f4cc |
| post | completed | pass | 2977e80f8a1243dda877ed6f4d78f97b |
| psrr | completed | unknown | 10aa97da02af4af9aead774c10a3aefe |
pre · 원본 결과 설명
Actual ngspice tran: 19858 samples.; reference criteria 4/4
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
| 측정 이름·단위 원문 | 값 |
|---|---|
| analysis | tran |
| x_unit | s |
| x_label | time |
| corner | tt |
| temperature_C | 27 |
| supply_V | 1.8 |
| post_layout | false |
| samples | 19858 |
| solver | SPARSE 1.3 |
| OUT_min | 1.1159345522096702 |
| OUT_max | 1.2661624345900415 |
| supply_current_min | 0.000007770599273301815 |
| supply_current_max | 0.00024847331847362153 |
| FB_min | 0.5579624982373351 |
| FB_max | 0.6330810177457051 |
| GATE_min | 0.8243390696998993 |
| GATE_max | 1.0858828049200675 |
| current_flow_status | available |
| template_id | chip_ldo |
| layout_status | generated-public-core |
| metric_source | actual-ngspice-samples |
| reference_scope | public PCell physical core with explicit external testbench; independent DRC/LVS/PEX; no foundry signoff |
| settled_output_mean_V | 1.2032883877130693 |
| settled_output_ripple_V | 0.006578314321438183 |
| average_supply_current_A | 0.000027011213144586585 |
| average_supply_power_W | 0.00004862018366025585 |
| light_load_output_V | 1.2035798206997468 |
| heavy_load_output_V | 1.2016579360955046 |
| recovery_output_V | 1.2036169933046759 |
| load_step_undershoot_V | 0.08406544779032976 |
| 원본 기준 | 판정 | 관측 |
|---|---|---|
| light_load every sample within 50mV of 1.2V | pass | [1.2035798206636412,1.2035798207332802] |
| heavy_load every sample within 50mV of 1.2V | pass | [1.2016579360954884,1.201657936095538] |
| recovery every sample within 50mV of 1.2V | pass | [1.2034118532839508,1.2037325783116815] |
| load-step undershoot below 150mV | pass | 0.08406544779032976 |
drc · 원본 결과 설명
Magic drc(full): 0 native violation rectangles. Selected deck; no signoff.
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
lvs · 원본 결과 설명
Actual Netgen comparison: circuits match uniquely.
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
pex · 원본 결과 설명
Actual Magic RC extraction: 12950 resistors, 2043 capacitors. Zero counts reflect native thresholds, not inserted elements.
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
post · 원본 결과 설명
Actual ngspice tran: 2026 samples.; reference criteria 4/4
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
| 측정 이름·단위 원문 | 값 |
|---|---|
| analysis | tran |
| x_unit | s |
| x_label | time |
| corner | tt |
| temperature_C | 27 |
| supply_V | 1.8 |
| post_layout | true |
| samples | 2026 |
| solver | SPARSE 1.3 |
| OUT_min | 1.1076969987489862 |
| OUT_max | 1.2723997190943392 |
| supply_current_min | 0.0000069724840626939476 |
| supply_current_max | 0.0002493205286933038 |
| FB_min | 0.5539562016240749 |
| FB_max | 0.6362851909167467 |
| GATE_min | 0.8120663484574991 |
| GATE_max | 1.0985171508101734 |
| current_flow_status | available_partial |
| template_id | chip_ldo |
| layout_status | generated-public-core |
| metric_source | actual-ngspice-samples |
| reference_scope | public PCell physical core with explicit external testbench; independent DRC/LVS/PEX; no foundry signoff |
| settled_output_mean_V | 1.2031998467078213 |
| settled_output_ripple_V | 0.011714949676569164 |
| average_supply_current_A | 0.000026787192808158168 |
| average_supply_power_W | 0.0000482169470546847 |
| light_load_output_V | 1.2034070983591945 |
| heavy_load_output_V | 1.2012707278059298 |
| recovery_output_V | 1.2034092492540915 |
| load_step_undershoot_V | 0.09230300125101376 |
| 원본 기준 | 판정 | 관측 |
|---|---|---|
| light_load every sample within 50mV of 1.2V | pass | [1.203407087630562,1.2034071153218218] |
| heavy_load every sample within 50mV of 1.2V | pass | [1.2012707278059271,1.2012707278059336] |
| recovery every sample within 50mV of 1.2V | pass | [1.2028724918378013,1.2036226407622106] |
| load-step undershoot below 150mV | pass | 0.09230300125101376 |
psrr · 원본 결과 설명
Actual ngspice ac: 321 samples.; reference criteria 0/0
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
| 측정 이름·단위 원문 | 값 |
|---|---|
| analysis | ac |
| x_unit | Hz |
| x_label | frequency |
| corner | tt |
| temperature_C | 27 |
| supply_V | 1.8 |
| post_layout | false |
| samples | 321 |
| solver | SPARSE 1.3 |
| supply_to_output_gain_min | 0.00008883346638583946 |
| supply_to_output_gain_max | 0.9623325296374879 |
| supply_to_output_phase_min | -89.0553559069511 |
| supply_to_output_phase_max | 172.70895375182846 |
| current_flow_status | unsupported_complex_ac |
| template_id | chip_ldo |
| layout_status | generated-public-core |
| metric_source | actual-ngspice-samples |
| reference_scope | public PCell physical core with explicit external testbench; independent DRC/LVS/PEX; no foundry signoff |
| psrr_rejection_at_10Hz_dB | 66.75294570570773 |
| psrr_min_rejection_dB | 0.3334966708311396 |
| psrr_load_A | 0.00002 |
| psrr_convention | Positive rejection = -20*log10(|VOUT/VDD|), VDD AC=1, VREF/BIAS AC=0. Ideal external output capacitor; this is not loop phase margin. |
chip_ldo · source 28ec63f0bc2b · 실제 과거 실행
원본 기록 JSON · 프로젝트 87ba5b532cae4ee6ab3a2eccf96d5e6f
| 단계 | 실행 상태 | 기준 판정 | run ID |
|---|---|---|---|
| drc | completed | pass | c9f9fd2ddcad42c18f447b80b88e99b7 |
| lvs | completed | pass | 5618d1aae5fa494f87bccd38e9a7b462 |
| pex | completed | pass | 23f6e32ee96b4b8796123c061b8e5581 |
| pre | completed | pass | dbd47b197d1e41c9a4148fe2aa24972a |
| post | completed | pass | 45230eb4ba244442af4f01443f820d12 |
drc · 원본 결과 설명
Magic drc(full): 0 native violation rectangles. Selected deck; no signoff.
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
lvs · 원본 결과 설명
Actual Netgen comparison: circuits match uniquely.
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
pex · 원본 결과 설명
Actual Magic RC extraction: 12955 resistors, 2030 capacitors. Zero counts reflect native thresholds, not inserted elements.
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
pre · 원본 결과 설명
Actual ngspice tran: 19858 samples.; reference criteria 4/4
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
| 측정 이름·단위 원문 | 값 |
|---|---|
| analysis | tran |
| x_unit | s |
| x_label | time |
| corner | tt |
| temperature_C | 27 |
| supply_V | 1.8 |
| post_layout | false |
| samples | 19858 |
| solver | SPARSE 1.3 |
| OUT_min | 1.1159345522096702 |
| OUT_max | 1.2661624345900415 |
| supply_current_min | 0.000007770599273301815 |
| supply_current_max | 0.00024847331847362153 |
| FB_min | 0.5579624982373351 |
| FB_max | 0.6330810177457051 |
| GATE_min | 0.8243390696998993 |
| GATE_max | 1.0858828049200675 |
| current_flow_status | available |
| template_id | chip_ldo |
| layout_status | generated-public-core |
| metric_source | actual-ngspice-samples |
| reference_scope | public PCell physical core with explicit external testbench; independent DRC/LVS/PEX; no foundry signoff |
| settled_output_mean_V | 1.2032842101340047 |
| settled_output_ripple_V | 0.006578314321438183 |
| average_supply_current_A | 0.00002701593965697785 |
| average_supply_power_W | 0.00004862869138256013 |
| light_load_output_V | 1.2035798206997468 |
| heavy_load_output_V | 1.2016579360955046 |
| recovery_output_V | 1.2036169933046759 |
| load_step_undershoot_V | 0.08406544779032976 |
| 원본 기준 | 판정 | 관측 |
|---|---|---|
| light_load every sample within 50mV of 1.2V | pass | [1.2035798206636412,1.2035798207332802] |
| heavy_load every sample within 50mV of 1.2V | pass | [1.2016579360954884,1.201657936095538] |
| recovery every sample within 50mV of 1.2V | pass | [1.2034118532839508,1.2037325783116815] |
| load-step undershoot below 150mV | pass | 0.08406544779032976 |
post · 원본 결과 설명
Actual ngspice tran: 2026 samples.; reference criteria 4/4
결과 revision: 1 · 사용자 현재 프로젝트의 결과가 아닙니다.
| 측정 이름·단위 원문 | 값 |
|---|---|
| analysis | tran |
| x_unit | s |
| x_label | time |
| corner | tt |
| temperature_C | 27 |
| supply_V | 1.8 |
| post_layout | true |
| samples | 2026 |
| solver | SPARSE 1.3 |
| OUT_min | 1.1081954461067856 |
| OUT_max | 1.272078294754471 |
| supply_current_min | 0.000007050036259313708 |
| supply_current_max | 0.00024890460597348465 |
| FB_min | 0.5541820406472722 |
| FB_max | 0.6361225080381337 |
| GATE_min | 0.8122219081724799 |
| GATE_max | 1.0970679501700598 |
| current_flow_status | available_partial |
| template_id | chip_ldo |
| layout_status | generated-public-core |
| metric_source | actual-ngspice-samples |
| reference_scope | public PCell physical core with explicit external testbench; independent DRC/LVS/PEX; no foundry signoff |
| settled_output_mean_V | 1.2032477229604548 |
| settled_output_ripple_V | 0.011297829666066406 |
| average_supply_current_A | 0.00002679982444877963 |
| average_supply_power_W | 0.000048239684007803336 |
| light_load_output_V | 1.2034514992077257 |
| heavy_load_output_V | 1.2013218460839916 |
| recovery_output_V | 1.2034533757911148 |
| load_step_undershoot_V | 0.0918045538932144 |
| 원본 기준 | 판정 | 관측 |
|---|---|---|
| light_load every sample within 50mV of 1.2V | pass | [1.2034514897889608,1.2034515143680842] |
| heavy_load every sample within 50mV of 1.2V | pass | [1.2013218460838475,1.2013218460841804] |
| recovery every sample within 50mV of 1.2V | pass | [1.202949629015235,1.203652405879966] |
| load-step undershoot below 150mV | pass | 0.0918045538932144 |
확인할 결과와 한계
- 공개 SKY130 참조 회로입니다. 기록된 조건·단계의 실행을 확인하고 새 프로젝트에서 다시 검증합니다. 제조 승인과 전체 PVT/timing closure는 별도입니다.
- 아래 기록은 과거 실행입니다. 가져온 새 프로젝트는 기존 PASS를 상속하지 않으며 직접 해석·검증해야 합니다.
막혔을 때
- 미지원 분석·도구 누락·floating 포트는 다음 실행과 실제 로그에서 확인합니다.
- 레이아웃 없음은 DRC/LVS/PEX PASS가 아닙니다. 지원되는 physical core를 별도로 생성하고 각각 실행합니다.
- 디지털 회로 변경 후 이전 RTL를 조용히 재사용하지 않습니다. 지원 재합성 절차와 실제 graph 일치를 확인합니다.
원문과 재현 자료
지원 범위·자세한 절차 · 검증 당시 template 카탈로그 · 전체 하위 셀·연결 원본 JSON · 해당 generation 실제 실행 기록 · v0.17 실제 물리 프로젝트 · 14종 물리 레퍼런스·파형