v0.27.0 · SKY130 · 실제 소자·레이아웃
센서 신호부터 클록 동기 출력까지.
아날로그 SoC 매크로 7개.
바이어스, 캐스코드 미러, Miller 보상 증폭기, 가변 이득 증폭기, 2극 필터, 전류 입력 증폭기와 통합 센서 입력부를 만들었습니다. 각 하위 회로와 실제 마스크를 열어 편집할 수 있습니다.
자체 MOS 바이어스·버퍼형 VDD/2 기준전압 · 아날로그 OUT도 제공
7개 레퍼런스 · 계층/물리 프로젝트 ZIPGitHub 설계·원본 결과
TT · 27°C · 1.8V · typical RC의 이름 있는 검증 기준입니다. 넓은 1행 참조 배선이며 ABBA 입력쌍의 실제 중심 일치를 검사했습니다. guard ring·dummy·ESD·패드·제조 승인은 별도입니다. ADC·CPU가 모두 결합된 완성 SoC는 아닙니다.
직접 열고 실행하기
- Resistor v0.27.0와 Docker 설계 엔진을 준비합니다.
- 설계 도구 → 통합 설계 → 회로 · 연결 탐색 → 회로 template 지원 범위 읽기를 누릅니다.
- 7개 SoC 회로 생성 · 센서 AFE 열기로 계층 프로젝트를 만듭니다. 기존 프로젝트는 기존 SoC 블록 프로젝트 읽기 → SoC 블록 열기에서 엽니다.
- Hierarchy에서 OTA 입력단·보상·게이트와 피드백 저항을 엽니다. 하위 계층을 복사할 때 미리보기로 연결과 배치 영향을 확인하세요.
- Simulate로 실제 소자 해석을 실행합니다. 기본 입력은 0.9V 중심 ±25mV·5kHz, GAIN은 100µs에 바뀝니다. CLK=1MHz, RESET은 첫 5µs입니다. 전류·전압강하·OUT·DATA와 파형 검사 결과를 확인합니다.
- 물리 프로젝트는 ZIP을 가져오거나, 아래 회로 선택에서 실제 physical core 요청을 켜 별도로 생성합니다. DRC/LVS/PEX와 pre/post 해석을 각각 실행합니다. 생성은 검증 PASS가 아닙니다.
회로와 레이아웃 목록
| 매크로 | 회로 ID | 하위 회로 |
|---|---|---|
| 바이어스·공통모드 기준 | soc_bias | SOC_OTA, SOC_OTA_FIRST |
| 4-MOS 캐스코드 전류 미러 | soc_cascode_mirror | primitive MOS |
| 2단 Miller 보상 OTA | soc_miller_ota | SOC_OTA_FIRST |
| ×2/×8 가변 이득 증폭기 | soc_pga | SOC_GAIN2, SOC_OTA, SOC_OTA_FIRST, SOC_GAIN8, INV |
| 버퍼형 2극 active RC 필터 | soc_filter2 | SOC_OTA, SOC_OTA_FIRST |
| 보상형 전류 입력 증폭기 | soc_tia | SOC_OTA, SOC_OTA_FIRST |
| 센서 AFE·클록 동기 판정 | soc_sensor_afe | SOC_BIAS, SOC_OTA, SOC_OTA_FIRST, SOC_PGA, SOC_GAIN2, SOC_GAIN8, INV, SOC_FILTER2, SOC_COMPARATOR, PREAMP, MUX2, DFF |
전후 해석과 정확한 공식
PGA: A=1+Rf/Rg. 고정 ×2=1+10k/10k, ×8=1+70k/10k 분기의 전압을 고임피던스 입력에 선택하고 OTA로 버퍼링합니다. OTA 3개를 사용하는 면적·전류 비용이 있습니다. 필터의 이상적 H(s)=1/(1+sRC)²이고, 실제 레이아웃 후 −3dB 대역폭은 121.74kHz입니다. TIA는 Iin→Vout 변환이며 기준 방향은 입력 노드에서 접지로 흐르는 전류입니다.
원본과 추출 회로 · 각각 18조건 검사
TT/SS/FF · −40/27/125°C · 1.6/1.8V의 18조건을 실제 실행했습니다. 18개 통과, 0개 기준 실패입니다. 이득 오차 기준은 8%에서 3%로 강화했습니다. 실제 Magic PEX에서도 18/18 조건을 통과했습니다. RC는 typical이며 전역 통계 수율과 구분합니다.
각 조건의 실제 결과
| MOS corner | 온도 | 전원 | 저이득 / 고이득 | 파형 기준 |
|---|---|---|---|---|
| TT | -40°C | 1.6V | 1.979 / 8.121 | PASS |
| TT | -40°C | 1.8V | 1.993 / 8.028 | PASS |
| TT | 27°C | 1.6V | 1.985 / 8.048 | PASS |
| TT | 27°C | 1.8V | 1.992 / 8.004 | PASS |
| TT | 125°C | 1.6V | 1.987 / 8.000 | PASS |
| TT | 125°C | 1.8V | 1.991 / 7.983 | PASS |
| SS | -40°C | 1.6V | 1.983 / 8.163 | PASS |
| SS | -40°C | 1.8V | 1.995 / 8.041 | PASS |
| SS | 27°C | 1.6V | 1.985 / 8.066 | PASS |
| SS | 27°C | 1.8V | 1.993 / 8.011 | PASS |
| SS | 125°C | 1.6V | 1.986 / 8.004 | PASS |
| SS | 125°C | 1.8V | 1.991 / 7.984 | PASS |
| FF | -40°C | 1.6V | 1.981 / 8.082 | PASS |
| FF | -40°C | 1.8V | 1.992 / 8.015 | PASS |
| FF | 27°C | 1.6V | 1.987 / 8.032 | PASS |
| FF | 27°C | 1.8V | 1.992 / 7.997 | PASS |
| FF | 125°C | 1.6V | 1.989 / 7.998 | PASS |
| FF | 125°C | 1.8V | 1.991 / 7.981 | PASS |
OTA · 실제 잡음 및 소자 편차
SoC Miller OTA 프로젝트를 열고 OTA 잡음 · 편차 탭에서 실행하세요. 전압 follower, 1pF 외부 부하, BIAS=0.9V. 물리 프로젝트에서 현재 물리 도형에서 실제 PEX 후 해석을 켜면 실제 추출 RC를 포함합니다.
설치된 공개 PDK의 AGAUSS를 사용하며 seed는 모델 파싱 전에 지정합니다. 원본 replay는 정확히 일치했으며 PEX 재추출 replay는 최대 차이 1.728nV로 명시된 5nV 기준 이내입니다. 비트 단위 동일성을 주장하지 않습니다. 입력 상한·취소·원본 보존도 실제 검사했습니다.
PEX 18조건의 실제 결과
| MOS corner | 온도 | 전원 | 저이득 / 고이득 | 실제 기준 |
|---|---|---|---|---|
| TT | -40°C | 1.6V | 1.978 / 8.049 | PASS |
| TT | -40°C | 1.8V | 1.988 / 7.955 | PASS |
| TT | 27°C | 1.6V | 1.980 / 7.954 | PASS |
| TT | 27°C | 1.8V | 1.987 / 7.912 | PASS |
| TT | 125°C | 1.6V | 1.981 / 7.876 | PASS |
| TT | 125°C | 1.8V | 1.986 / 7.862 | PASS |
| SS | -40°C | 1.6V | 1.982 / 8.089 | PASS |
| SS | -40°C | 1.8V | 1.991 / 7.968 | PASS |
| SS | 27°C | 1.6V | 1.981 / 7.972 | PASS |
| SS | 27°C | 1.8V | 1.988 / 7.919 | PASS |
| SS | 125°C | 1.6V | 1.979 / 7.878 | PASS |
| SS | 125°C | 1.8V | 1.985 / 7.862 | PASS |
| FF | -40°C | 1.6V | 1.979 / 8.010 | PASS |
| FF | -40°C | 1.8V | 1.987 / 7.942 | PASS |
| FF | 27°C | 1.6V | 1.982 / 7.939 | PASS |
| FF | 27°C | 1.8V | 1.987 / 7.906 | PASS |
| FF | 125°C | 1.6V | 1.983 / 7.876 | PASS |
| FF | 125°C | 1.8V | 1.986 / 7.862 | PASS |
이전 9개 이득 실패와 수렴 보조 전 SS/−40°C/1.6V 비정상 동작점은 ZIP history에 남아 있습니다. nodeset은 DC 초기 추정값이며 전압을 강제하지 않습니다. 전원·VCM·BIAS·OUT 범위도 검사합니다. power-up ramp·모든 초기 상태·bistability는 별도입니다.
유한한 공개 모델 검사는 파운드리 통계 수율이 아닙니다. global process Monte Carlo·신뢰성·substrate coupling·full-chip density/antenna·ESD·EM/IR·제조 승인은 완료되지 않았습니다. 기존 ADC/CPU/LDO/PLL 레퍼런스는 독립 제공되며 하나의 SoC로 검증되지 않았습니다.
원본 물리·해석 기록 · 원본 18조건 · PEX 18조건 · 잡음·편차·재현성 · 포트·하위 블록 · 공식·검증 범위 · Berkeley OTA 설계 원리