v0.27.0 · 실제 앱 조작과 엔진 기록
값을 넣고, 핀을 연결하고, 결과를 확인하세요.
빈 회로부터 시작할 수 있습니다. 부품을 고른 뒤 값을 입력하고 캔버스에 배치하세요. 핀 두 개를 선택하면 배선과 노드 연결이 함께 저장됩니다.
1. 가장 작은 회로부터
- Schematic → 빈 회로 시작을 누릅니다. 현재 프로젝트는 남기고 새 프로젝트를 만듭니다.
- 저항 / R에서
10kΩ를 입력하고 두 개를 클릭해 배치합니다. 반복 배치가 끝나면 Esc를 누릅니다. - 전압원 / V에
1.8V를 입력하고 GND도 배치합니다. - V1
+→ R1+, R1−→ R2+, V1−→ GND, R2−→ GND를 연결합니다. Tab·Enter로 핀을 선택할 수도 있습니다. - 연결 검사에서 미연결 핀이 없는지 확인하고 Simulate를 누릅니다. 기본 OP 해석의 중간 노드는 0.9V, 저항 전류는 90µA입니다.
2. 수정과 연결을 쉽게
| 작업 | 방법 |
|---|---|
| 값·단위 | 10kΩ, 4.7nF, 1.8V, -2mA, 650nm. 잘못된 단위·범위는 저장 전에 차단합니다. |
| 미연결 | 주황색 핀을 선택해 연결합니다. 새 소자에 임의의 전원·접지를 넣지 않습니다. |
| 배선 꺾임 | Space로 방향 변경, 캔버스 클릭으로 중간점, Esc로 취소. 선의 교차만으로 접점을 만들지 않습니다. |
| 회전·반전·복제 | R · M · Ctrl/⌘+D. Ctrl/⌘+Z로 되돌리고 F로 전체를 맞춥니다. |
다른 이름의 노드를 바로 합치거나 선택하지 않은 핀을 지나가면 연결을 거절합니다. 원인을 확인하고 Space·중간점으로 경로를 바꾸세요. 값 수정 중 설계가 바뀌면 현재 값을 불러와 확인합니다.
3. 회로도 → 원하는 규격의 레이아웃
- 설계 도구 → 통합 설계 → GDS ⇄ 회로도 · 규격 배치를 엽니다.
- 가로·세로 µm, 최대 면적 µm², 여백, 핀 채널 방향과 배치 순서를 지정합니다. 이 전압 분배기의 실제 저항 body net은
0입니다. - 실제 SKY130 MOS/poly/MIM PCell과 M3/M4 배선을 생성합니다. 영역이 작으면 축소·자르기로 맞추지 않고 오류를 표시합니다.
- 저항·용량의 공칭 기하 치환값, 외부 전원·입력 바이어스와 실제 도형을 검토합니다. 확인 후 적용하면 새 revision이 되고 원본은 Undo에 남습니다.
- DRC·LVS·PEX는 각각 실제로 실행합니다. 적용 버튼 자체는 검증 PASS가 아닙니다.
4. GDS/OASIS → 편집 가능한 회로도
- 파일·PDK에서 GDS/OASIS를 가져옵니다. 실습 폴더의 bare GDS는 회로도 sidecar 없이도 추출합니다.
- GDS → 회로도에서 실제 PDK와 top cell을 선택하고 미리보기를 만듭니다.
- Magic이 마스크 도형에서 소자·연결을 추출합니다. 추출 SPICE와 편집 심볼 graph를 Netgen으로 비교합니다.
- 미지원 모델·파라미터·포트가 있으면 원문과 오류를 남기고 적용을 막습니다. 원래 심볼 위치·설계 의도·전기 계층을 추측해 만들지 않습니다.
지원 범위를 확인하세요
검증된 SKY130 NMOS·PMOS·poly 저항·MIM 용량의 flat graph와 1–512개 primitive의 사각형 영역을 지원합니다. 다른 PDK의 등록 deck는 원문 추출을 시도할 수 있지만 미검증 모델을 편집 가능한 소자로 임의 변환하지 않습니다. 개별 임의 핀 위치·비사각형 die·full-chip timing closure·제조 승인은 포함하지 않습니다.
간편 수치 해석은 flat 회로의 명시적 DC 전원과 OP/정적 전원 transient입니다. 계층·외부 GDS의 입력 자극은 기존 해석 설정을 사용하세요. post-layout의 분산 단자 전압은 실제 추출 이름으로 구분합니다. 소실된 junction geometry·공칭 값·미확인 도형 대응도 따로 보고합니다.