2026-10-13 검토 · 54개 회로 템플릿과 가산기·CPU 5종. 접근 가능한 2025–2026 자료를 중심으로 개선했으며 2024 배치 자료는 기초 자료로 구분합니다. 논문 칩의 성능 재현과 현재 SKY130 회로의 결과를 구분합니다.
코드 폭 8bit는 8 ENOB가 아닙니다. VDD/VREF만 측정한 에너지는 입력·바이어스·클록·컨트롤러까지 포함한 총전력이 아닙니다. 소신호 PSRR의 AC=1은 전달함수 정규화이며 1V의 실제 대신호 리플 검증이 아닙니다.
Oscar Castañeda et al. · 2026-09-24 · arXiv preprint v1
확인 범위: Full HTML, sections II-C, III-A–III-D
논문 공정: IHP SG13G2, not SKY130
참고한 내용: Drive-strength exploration and separate functional, timing, energy and physical evidence.
재현하지 않은 내용: EZ130 cells, LEF/Liberty interfaces, published PPA and silicon results.
10.48550/arXiv.2609.29965Zhengrui Chen et al. · 2026-03-19 · ACM TODAES 31(4), article 74; accepted manuscript online 2025-07-02
확인 범위: Publisher indexed abstract and NLDM section; author repository README. Full publisher page access failed.
논문 공정: Characterization methodology; paper benchmarks include commercial 65 nm
참고한 내용: Sensitized single-input timing arcs, explicit slew/load conditions and measured tables.
재현하지 않은 내용: ZlibBoost implementation, ML interpolation, complete NLDM/Liberty, hidden power and sequential timing models.
10.1145/3747182Linlin Huang; Jianhui Wu · 2025-01-10 · IEICE Electronics Express 22(1), 20240528
확인 범위: Full PDF, sections 2.2–2.4 and 3
논문 공정: 40 nm CMOS, differential 10-bit ADC, 0.7 V
참고한 내용: Separate acquisition/reset, conversion, VDD and reference-source signed energy; no omitted reset-energy claim.
재현하지 않은 내용: Differential switching topology, bootstrap/double-tail comparator or published energy, ENOB and capacitor reduction. Existing single-ended SKY130 ADC is preserved.
10.1587/elex.21.20240528Buddhi Prakash Sharma; Anu Gupta; Chandra Shekhar; Raman Chauhan; Vinay Chamola · 2025 · Scientific Reports 15, 36165
확인 범위: Full publisher PDF, proposed digital filter and CIC design sections
논문 공정: SCL 180 nm, 14-bit output; not SKY130
참고한 내용: Review existing CIC2 hierarchy; expose independently derived normalized response, droop, DC gain and group delay.
재현하지 않은 내용: 14 ENOB, folded-cascode implementation, counter power savings or reported silicon performance. Paper SNR expressions are not used as a substitute for actual FFT results.
10.1038/s41598-025-19272-4Yi Zhang; Zhuolong Chen; Zhenghao Xu; Yujin He · 2025-07-28 · arXiv preprint v1; not peer-review certification
확인 범위: Full PDF, sections on compensation, PSRR and load transient
논문 공정: 0.25 um BCD, high-voltage LDO; incompatible with SKY130 1.8 V primitives
참고한 내용: Measure supply-to-output AC transfer and positive rejection convention; make compensation resistance explicit and retain real transient criteria.
재현하지 않은 내용: High-voltage devices, active ripple-cancellation branch, adaptive feedback, published PSRR and recovery performance.
10.48550/arXiv.2507.20522Xingran Huang; Qiming Guo; Jinwen Tang; Wenqi Jia; Dongzheng Wang · 2026-08-31 · arXiv preprint v1; authors report acceptance at IEEE UEMCON 2026
확인 범위: Full HTML, sections IV-B–D and V-G
논문 공정: openMSP430, commercial 32 nm synthesis flow; not this accumulator CPU
참고한 내용: Keep RTL/gate/CMOS replay and transistor timing as distinct evidence; explicitly report unavailable clock-gating/STA closure.
재현하지 않은 내용: ICG insertion, MSP430 architecture, SDF/STA closure or reported PPA savings.
10.48550/arXiv.2608.30954Josef Grus; Zdeněk Hanzálek · 2024-11-13 · arXiv v2, foundational source rather than latest research
확인 범위: Full HTML, sections 3 and 4.1.4
논문 공정: Analog placement constraints and symmetry groups
참고한 내용: Audit native matched-unit centroids, preserve indivisible groups and complete chip-envelope constraints.
재현하지 않은 내용: ILP, GA, CMA-ES, DQN or paper placement benchmarks. Equal centroids do not certify identical surroundings or mismatch yield.
10.48550/arXiv.2411.02406ISSCC technical subcommittees · 2026 · Official conference summaries; not full research papers
확인 범위: PDF pages 97–98 and 113–122 (zero-based), including paper 32.2 summary
논문 공정: Multiple technologies; architecture and robustness trends only
참고한 내용: PVT/source-buffer assumptions, source completeness and named noise/linearity/timing gaps on every block.
재현하지 않은 내용: Paper 32.2 dynamic ΔΣ topology, conference circuits, calibration, phase-noise or advertised performance.
Official conference summary| 셀·블록 | ID | 참고 문헌 ID |
|---|---|---|
| 4:1 MUX · 20 MOS 전송 게이트 + 출력 버퍼 | mux4 | ez130-2026, zlibboost-2026 |
| RC 저역통과 필터 | rc_lowpass | isscc-trends-2026, placement-2024 |
| MOS 공통 소스 · 명시적 게이트 바이어스 | common_source | isscc-trends-2026, placement-2024 |
| MOS 공통 소스 · 저항 분압 바이어스 | common_source_bias | isscc-trends-2026, placement-2024 |
| NMOS 전류 미러 | current_mirror | isscc-trends-2026, placement-2024 |
| NMOS 차동 쌍 | differential_pair | isscc-trends-2026, placement-2024 |
| LDO · 1.8V → 1.2V PMOS 레귤레이터 | chip_ldo | ldo-psrr-2025, isscc-trends-2026 |
| DC-DC · 2:1 스위치드 커패시터 코어 | chip_sc_dcdc | isscc-trends-2026, placement-2024 |
| VCO · 전류 제한 3단 링 발진기 | chip_vco | isscc-trends-2026, placement-2024 |
| PLL · XOR 위상 검출 1:1 루프 | chip_pll | isscc-trends-2026, placement-2024 |
| OTA · 5-MOS 전류 미러 부하 증폭기 | chip_ota | isscc-trends-2026, placement-2024 |
| 비교기 · 차동 입력 + CMOS 출력 | chip_comparator | isscc-trends-2026, placement-2024 |
| INV · 직접 만든 CMOS 기본 셀 | cell_inv | ez130-2026, zlibboost-2026 |
| NAND2 · 직접 만든 CMOS 기본 셀 | cell_nand2 | ez130-2026, zlibboost-2026 |
| NOR2 · 직접 만든 CMOS 기본 셀 | cell_nor2 | ez130-2026, zlibboost-2026 |
| AND2 · 직접 만든 CMOS 기본 셀 | cell_and2 | ez130-2026, zlibboost-2026 |
| OR2 · 직접 만든 CMOS 기본 셀 | cell_or2 | ez130-2026, zlibboost-2026 |
| XOR2 · 직접 만든 CMOS 기본 셀 | cell_xor2 | ez130-2026, zlibboost-2026 |
| XNOR2 · 직접 만든 CMOS 기본 셀 | cell_xnor2 | ez130-2026, zlibboost-2026 |
| MUX2 · 직접 만든 CMOS 기본 셀 | cell_mux2 | ez130-2026, zlibboost-2026 |
| ΣΔ · 입력 RC anti-alias 필터 | sdm8_input_filter | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · VDD/2 기준전압 · 디커플링 | sdm8_reference | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 저항·다이오드 MOS 바이어스 | sdm8_bias | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 7-MOS 2단 Miller OTA | sdm8_ota | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 합산 저항 · 피드백 적분기 | sdm8_integrator | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 7-MOS 1비트 비교기 | sdm8_comparator | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 샘플 DFF · reset MUX | sdm8_sample_latch | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 1비트 NRZ 피드백 DAC | sdm8_dac | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 2단 클록 버퍼 | sdm8_clock_buffer | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 적분기 초기화 전송 게이트 | sdm8_reset_switch | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 1차 아날로그 시그마델타 모듈레이터 | sdm8_modulator | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 리셋 해제 2FF 동기화 | sdm8_reset_sync | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 256 샘플 프레임 카운터 | sdm8_frame_counter | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 17비트 CIC 적분기 2단 | sdm8_cic_integrators | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 17비트 CIC comb 2단 | sdm8_cic_combs | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 8비트 스케일 · 포화 처리 | sdm8_scale_saturate | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 8비트 출력 레지스터 · VALID | sdm8_output_register | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · CIC2 ×256 디지털 필터 전체 | sdm8_filter | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| ΣΔ · 8비트 시그마델타 ADC · 전체 하위 블록 | sigma_delta8 | sdm-cic-2025, clock-gating-2026, isscc-trends-2026 |
| SoC · 바이어스·공통모드 기준 | soc_bias | isscc-trends-2026, placement-2024 |
| SoC · 4-MOS 캐스코드 전류 미러 | soc_cascode_mirror | isscc-trends-2026, placement-2024 |
| SoC · 2단 Miller 보상 OTA | soc_miller_ota | isscc-trends-2026, placement-2024 |
| SoC · ×2/×8 가변 이득 증폭기 | soc_pga | isscc-trends-2026, placement-2024 |
| SoC · 버퍼형 2극 active RC 필터 | soc_filter2 | isscc-trends-2026, placement-2024 |
| SoC · 보상형 전류 입력 증폭기 | soc_tia | isscc-trends-2026, placement-2024 |
| SoC · 센서 AFE·클록 동기 판정 | soc_sensor_afe | isscc-trends-2026, placement-2024 |
| SAR · CMOS 전송 스위치 | sar8_switch | sar-reset-2025, clock-gating-2026, isscc-trends-2026 |
| SAR · VIN / 기준 / GND bottom-plate 선택 | sar8_bottom_switch | sar-reset-2025, clock-gating-2026, isscc-trends-2026 |
| SAR · 동일한 400fF 단위 커패시터 | sar8_unit_cap | sar-reset-2025, clock-gating-2026, isscc-trends-2026 |
| SAR · 128:64:32:16:8:4:2:1 + dummy CDAC | sar8_cdac | sar-reset-2025, clock-gating-2026, isscc-trends-2026 |
| SAR · 차동 비교기 · 실제 CMOS 출력 | sar8_comparator | sar-reset-2025, clock-gating-2026, isscc-trends-2026 |
| SAR · 샘플링 + CDAC + 비교기 코어 | sar8_analog | sar-reset-2025, clock-gating-2026, isscc-trends-2026 |
| SAR · 합성 SAR 제어·code/valid 레지스터 | sar8_controller | sar-reset-2025, clock-gating-2026, isscc-trends-2026 |
| SAR · 8비트 SAR · 전체 계층 | sar_adc8 | sar-reset-2025, clock-gating-2026, isscc-trends-2026 |
| 1비트 전가산기 | full_adder | ez130-2026, clock-gating-2026 |
| 4비트 가산기 | adder4 | ez130-2026, clock-gating-2026 |
| 4비트 작은 CPU | cpu4 | ez130-2026, clock-gating-2026 |
| 16비트 가산기 | adder16 | ez130-2026, clock-gating-2026 |
| 16비트 프로세서 | cpu16 | ez130-2026, clock-gating-2026 |
일부 자료는 preprint 또는 공식 발표 요약입니다. ZlibBoost의 전체 출판사 페이지에는 접근하지 못해 공개된 본문 부분·저자 저장소 범위를 명시합니다. 위 표는 기존 독립 구현 회로의 개선 방법에 대한 출처이며 논문 회로의 복제를 의미하지 않습니다.